L objectif de ce travail consiste en une contribution à la résolution de quelques problèmes de conception et d implantation des applications électroniques complexes, sur des architectures matérielles reconfigurables à base decircuits de type FPGA, qui permettent l exploitation de la notion de la reconfiguration dynamique partielle. Les techniques utilisées dans ce type d approche reposent sur le partitionnement spatial de l'application en zones d FPGA qui vont s exécuter d une manière séquentielle et/ou concurrente. Le processus de téléchargement des configurations dans un système partiellement reconfigurable est appelé le placement temporel. L objectif de ce dernier consiste à résoudre le problème du placement de chaque module dans une zone bien déterminée du FPGA pendant l exécution de l application.