V ätoj knige izlozhena osnownaq ideq sowremennogo summatora. Polnyj summator qwlqetsq naibolee wazhnym osnownym strukturnym älementom cifrowyh shem, ispol'zuüschih arifmeticheskie operacii. Neobhodimo sdelat' äti sistemy bolee äffektiwnymi, chtoby oni mogli rabotat' s wysokoj skorost'ü i pri ätom potreblqt' malo änergii. Jenergoäffektiwnye konstrukcii w poslednee wremq priwlekaüt wse bol'shee wnimanie k wysokoispol'zuemym funkcional'nym blokam, osobenno k summatoram. Jenergopotreblenie summatora zawisit ot razmerow shemy, rekurrentnoj struktury i slozhnosti razwodki. V shemah VLSI, takih kak obrabotka wideo, cifrowaq obrabotka signalow, mikroprocessor, ispol'zuütsq arifmeticheskie operacii, kotorye wypolnqütsq polnym summatorom. Fundamental'nym wychislitel'nym processom, wstrechaüschimsq w cifrowyh sistemah, qwlqetsq dwoichnoe slozhenie, dlq wypolneniq ätogo processa ispol'zuütsq dwoichnye summatory, shiroko primenqütsq polowinnye i polnye summatory dlq wypolneniq dwoichnogo slozheniq. V dannoj rabote predstawlen srawnitel'nyj analiz proektirowaniq 1-, 4-, 16-bitnogo polnogo summatora i 4-bitnogo wychitatelq s ispol'zowaniem nowoj tehniki i tradicionnoj tehniki. Proektirowanie i modelirowanie polnogo summatora wypolneno w Cadence Design s ispol'zowaniem Virtuoso.