Andere Kunden interessierten sich auch für
![Analisi delle celle SRAM per la riduzione del consumo di energia con tecniche a basso consumo]( "Analisi delle celle SRAM per la riduzione del consumo di energia con tecniche a basso consumo")
Analisi delle celle SRAM per la riduzione del consumo di energia con tecniche a basso consumo40,99 €![Un lampione solare efficiente e a basso consumo energetico]( "Un lampione solare efficiente e a basso consumo energetico")
Un lampione solare efficiente e a basso consumo energetico23,99 €![Progettazione di antenne a microstriscia a basso Sar per applicazioni mobili e Uwb]( "Progettazione di antenne a microstriscia a basso Sar per applicazioni mobili e Uwb")
Progettazione di antenne a microstriscia a basso Sar per applicazioni mobili e Uwb32,99 €![Nozioni di base sui controllori a logica programmabile (PLC)]( "Nozioni di base sui controllori a logica programmabile (PLC)")
Nozioni di base sui controllori a logica programmabile (PLC)32,99 €![Analizzatore di potenza compatto e a basso costo]( "Analizzatore di potenza compatto e a basso costo")
Analizzatore di potenza compatto e a basso costo26,99 €![Un sistema di sicurezza e di controllo del furto dell'auto intelligente incorporato a basso costo]( "Un sistema di sicurezza e di controllo del furto dell'auto intelligente incorporato a basso costo")
Un sistema di sicurezza e di controllo del furto dell'auto intelligente incorporato a basso costo32,99 €![Implementazione ASIC di FP-AU a bassa potenza con logica reversibile]( "Implementazione ASIC di FP-AU a bassa potenza con logica reversibile")
Implementazione ASIC di FP-AU a bassa potenza con logica reversibile23,99 €
Questo libro tratta la progettazione della logica asincrona e la sua importanza nella progettazione digitale. La maggior parte dei decodificatori progettati e realizzati oggi sono sincroni. Il problema del clock skew è una sfida importante nella progettazione sincrona. In alternativa, i sistemi asincroni stanno diventando familiari perché non hanno bisogno di un orologio globale, in quanto sono sincronizzati localmente per mezzo di protocolli di comunicazione. L'architettura VLSI asincrona per un decodificatore Viterbi è progettata utilizzando modelli Quasi Delay Insensitive (QDI) e Differential Cascode Voltage Switch Logic (DCVSL). Viene fornita una panoramica dell'implementazione asincrona.