Progettazione ottimizzata dell'algoritmo AES fondamentale in FPGA - Deshpande, Hrushikesh;Karande, Kailash
39,99 €
inkl. MwSt.
Versandkostenfrei*
Versandfertig in 1-2 Wochen
payback
20 °P sammeln
  • Broschiertes Buch

Questo libro si concentra principalmente sulla ricerca nella recente area degli algoritmi di sicurezza di rete e sulla loro progettazione ottimizzata nel dominio dell'ottimizzazione dell'area. Questo libro si rivolge a un'ampia gamma di lettori che potranno beneficiare della comprensione dell'algoritmo AES e del suo processo complessivo associato all'implementazione software VHDL su dispositivi FPGA Xilinx. Si tratta di studenti e professionisti nel campo dell'elaborazione e della comunicazione dei dati, di progettisti e implementatori e di clienti e manager del settore della comunicazione e…mehr

Andere Kunden interessierten sich auch für
Produktbeschreibung
Questo libro si concentra principalmente sulla ricerca nella recente area degli algoritmi di sicurezza di rete e sulla loro progettazione ottimizzata nel dominio dell'ottimizzazione dell'area. Questo libro si rivolge a un'ampia gamma di lettori che potranno beneficiare della comprensione dell'algoritmo AES e del suo processo complessivo associato all'implementazione software VHDL su dispositivi FPGA Xilinx. Si tratta di studenti e professionisti nel campo dell'elaborazione e della comunicazione dei dati, di progettisti e implementatori e di clienti e manager del settore della comunicazione e del networking. Questo libro è stato progettato per essere autocontenuto. Per i lettori con un background minimo o maggiore di algoritmi crittografici.
Hinweis: Dieser Artikel kann nur an eine deutsche Lieferadresse ausgeliefert werden.
Autorenporträt
O Prof. H.S.Deshpande, que trabalha como Professor Assistente na Faculdade de Engenharia S.K.N.Sinhgad, completou o seu ME (Engenharia Eletrónica) com um projeto baseado na implementação optimizada de um algoritmo de segurança de rede em FPGA. A otimização foi feita em termos de área, reduzindo a contagem de fatias com a utilização preferencial da estrutura de RAM estática nos CLBs da FPGA.