40,99 €
inkl. MwSt.
Versandkostenfrei*
Versandfertig in 6-10 Tagen
payback
20 °P sammeln
  • Broschiertes Buch

Questo libro si concentra principalmente sulla ricerca nella recente area degli algoritmi di sicurezza di rete e sulla loro progettazione ottimizzata nel dominio dell'ottimizzazione dell'area. Questo libro si rivolge a un'ampia gamma di lettori che potranno beneficiare della comprensione dell'algoritmo AES e del suo processo complessivo associato all'implementazione software VHDL su dispositivi FPGA Xilinx. Si tratta di studenti e professionisti nel campo dell'elaborazione e della comunicazione dei dati, di progettisti e implementatori e di clienti e manager del settore della comunicazione e…mehr

Produktbeschreibung
Questo libro si concentra principalmente sulla ricerca nella recente area degli algoritmi di sicurezza di rete e sulla loro progettazione ottimizzata nel dominio dell'ottimizzazione dell'area. Questo libro si rivolge a un'ampia gamma di lettori che potranno beneficiare della comprensione dell'algoritmo AES e del suo processo complessivo associato all'implementazione software VHDL su dispositivi FPGA Xilinx. Si tratta di studenti e professionisti nel campo dell'elaborazione e della comunicazione dei dati, di progettisti e implementatori e di clienti e manager del settore della comunicazione e del networking. Questo libro è stato progettato per essere autocontenuto. Per i lettori con un background minimo o maggiore di algoritmi crittografici.
Autorenporträt
Il Prof. H.S.Deshpande, professore assistente presso il S.K.N.Sinhgad College of Engineering, ha completato il suo Master in Ingegneria Elettronica con un progetto basato sull'implementazione ottimizzata di un algoritmo di sicurezza di rete in FPGA. L'ottimizzazione è stata effettuata in termini di area riducendo il numero di slices con l'uso preferenziale di una struttura RAM statica nei CLB dell'FPGA.