Razrabotka i analiz proizwoditel'nosti sistemy szhatiq izobrazhenij bez poter' (FELICS) na baze VLSI, kotoraq wklüchaet w sebq razlichnye metody. Vo-perwyh, algoritm szhatiq na osnowe blokow ispol'zuetsq dlq analiza izobrazhenij w predelah kazhdogo pixelq pered processami hraneniq, chto pozwolqet umen'shit' razmer pamqti. Vo-wtoryh, dlq szhatiq izobrazhenij ispol'zuetsq realizaciq nabora FPGA na osnowe algoritma kodirowaniq Razbienie mnozhestw w ierarhicheskih derew'qh i diskretnogo wejwlet-preobrazowaniq. V-tret'ih, sputnikowaq swqz' razwiwaetsq dlq razrabotki bystryh i äffektiwnyh metodow hraneniq i peredachi sputnikowyh izobrazhenij. Nakonec, sistema szhatiq izobrazhenij bez poter' dlq VLSI, osnowannaq na bystrom äffektiwnom uproschennom adaptirowannom dwoichnom kode i algoritme kodow Golomba-Rajsa, predlagaetsq dlq szhatiq izobrazhenij bez poter'. V buduschem kachestwo izobrazheniq mozhet byt' uluchsheno s pomosch'ü drugih metodow szhatiq s wysokim pikowym otnosheniem signal/shum. Jetot metod mozhet byt' usowershenstwowan za schet primeneniq nabora polewyh programmiruemyh wentil'nyh matric.