Andere Kunden interessierten sich auch für
![Reconfiguration Dynamique du Cache de Niveau 1 "e;dl1"e;]( "Reconfiguration Dynamique du Cache de Niveau 1 "e;dl1"e;")
Reconfiguration Dynamique du Cache de Niveau 1 "e;dl1"e;43,99 €![Gestion dynamique tension/fréquence pour les MPSOC]( "Gestion dynamique tension/fréquence pour les MPSOC")
Gestion dynamique tension/fréquence pour les MPSOC43,99 €![Observatoire dynamique comme outil d¿aide à la décision]( "Observatoire dynamique comme outil d¿aide à la décision")
Observatoire dynamique comme outil d¿aide à la décision41,99 €![Adaptation dynamique aux changements de contexte]( "Adaptation dynamique aux changements de contexte")
Adaptation dynamique aux changements de contexte69,99 €![L'architecture en nuage utilisant la mémoire cache]( "L'architecture en nuage utilisant la mémoire cache")
L'architecture en nuage utilisant la mémoire cache29,99 €![Méthodologie d'évaluation de la consommation d'énergie des applications mobiles]( "Méthodologie d'évaluation de la consommation d'énergie des applications mobiles")
Méthodologie d'évaluation de la consommation d'énergie des applications mobiles32,99 €![Environnement de base de données amélioré Protocole COMMIT présumé en deux phases]( "Environnement de base de données amélioré Protocole COMMIT présumé en deux phases")
Environnement de base de données amélioré Protocole COMMIT présumé en deux phases29,99 €
![Reconfiguration Dynamique du Cache de Niveau 1 "e;dl1"e;](https://bilder.buecher.de/produkte/43/43911/43911366m.jpg "Reconfiguration Dynamique du Cache de Niveau 1 "e;dl1"e;")
La hiérarchie mémoire contribue largement à la consommation énergétique des MPSoC (Multi-Processors-System-On-Chip). Dans ce Livre, nous présentons une technique de réglage de deux niveaux de caches (nommés L1 et L2) basée sur une exploration intelligente des paramètres du cache : taille totale, taille de la ligne et l'associativité. L'objectif principal est d'y trouver les meilleures configurations (L1 & L2) associées à chaque intervalle de l'application embarquée. Nous validons notre approche en utilisant un ensemble de programmes de test de la famille des MiBench et Spec2006 sur des outils de simulation d'architectures de systèmes multi-cores.