Red basada en SDM modificada en chip - Babu, Amar; Solomon, John Bedford; Prasad, G. M. V.
47,99 €
inkl. MwSt.
Versandkostenfrei*
Versandfertig in über 4 Wochen
  • Broschiertes Buch

La ley de Moore ha impulsado el aumento de las dimensiones y el rendimiento de los dispositivos electrónicos digitales en los últimos 50 años. Como resultado, los componentes lógicos de un sistema en chip (SoC) han mostrado una espectacular mejora del rendimiento. Por otro lado, las interconexiones en el chip, que antes de la década de 1990 se consideraban únicamente una carga parasitaria, se han convertido en el verdadero cuello de botella del rendimiento debido a la dimensión extremadamente reducida de su sección transversal. Las dimensiones de la sección transversal de las interconexiones,…mehr

Andere Kunden interessierten sich auch für
Produktbeschreibung
La ley de Moore ha impulsado el aumento de las dimensiones y el rendimiento de los dispositivos electrónicos digitales en los últimos 50 años. Como resultado, los componentes lógicos de un sistema en chip (SoC) han mostrado una espectacular mejora del rendimiento. Por otro lado, las interconexiones en el chip, que antes de la década de 1990 se consideraban únicamente una carga parasitaria, se han convertido en el verdadero cuello de botella del rendimiento debido a la dimensión extremadamente reducida de su sección transversal. Las dimensiones de la sección transversal de las interconexiones, cada vez más reducidas, dan lugar a un aumento de la resistencia. Si se combinan todos estos factores, la degradación de la constante de tiempo RC de los cables metálicos en el chip se vuelve más grave. Como resultado, la continua degradación del rendimiento de las interconexiones de Cu/bajo k en el chip es uno de los mayores retos para mantener viva la ley de Moore, mientras que el escalado de la dimensión de los transistores ha proporcionado una incesante mejora del retardo.
Autorenporträt
El Dr. Y. Amar Babu recibió el título de B.Tech., En Ingeniería Electrónica y Comunicaciones en el año 1999 de Velagapudi Ramakrishna Siddhartha Engineering College, Acharya Nagarjuna University, Guntur, Andhra Pradesh, India. Obtuvo su maestría en Diseño VLSI en el año 2002 de PSG College of Technology, Bharathiar University.