Rete basata su SDM modificata su chip - Babu, Amar;Solomon, John Bedford;Prasad, G. M. V.
46,99 €
inkl. MwSt.
Versandkostenfrei*
Versandfertig in 6-10 Tagen
  • Broschiertes Buch

La legge di Moore ha guidato la scalata delle dimensioni e delle prestazioni dei dispositivi elettronici digitali negli ultimi 50 anni. Come risultato, i componenti logici in un System-On-Chip (SoC) hanno mostrato un drammatico miglioramento delle prestazioni. D'altra parte, un'interconnessione on-chip, che era considerata solo un carico parassita prima degli anni '90, è diventata il vero collo di bottiglia delle prestazioni a causa della sua dimensione estremamente ridotta della sezione trasversale. Le sempre minori dimensioni della sezione trasversale delle interconnessioni danno luogo a un…mehr

Andere Kunden interessierten sich auch für
Produktbeschreibung
La legge di Moore ha guidato la scalata delle dimensioni e delle prestazioni dei dispositivi elettronici digitali negli ultimi 50 anni. Come risultato, i componenti logici in un System-On-Chip (SoC) hanno mostrato un drammatico miglioramento delle prestazioni. D'altra parte, un'interconnessione on-chip, che era considerata solo un carico parassita prima degli anni '90, è diventata il vero collo di bottiglia delle prestazioni a causa della sua dimensione estremamente ridotta della sezione trasversale. Le sempre minori dimensioni della sezione trasversale delle interconnessioni danno luogo a un aumento della resistenza. Mettendo insieme tutti questi elementi, la degradazione della costante di tempo RC dei fili metallici on-chip diventa più grave. Di conseguenza, il continuo degrado delle prestazioni delle interconnessioni on-chip in Cu/basso k è una delle più grandi sfide per mantenere in vita la legge di Moore, mentre lo scaling delle dimensioni dei transistor ha fornito un miglioramento inesorabile del ritardo.
Autorenporträt
El Dr. Y. Amar Babu recibió el título de B.Tech., En Ingeniería Electrónica y Comunicaciones en el año 1999 de Velagapudi Ramakrishna Siddhartha Engineering College, Acharya Nagarjuna University, Guntur, Andhra Pradesh, India. Obtuvo su maestría en Diseño VLSI en el año 2002 de PSG College of Technology, Bharathiar University.