Réseau sur puce modifié basé sur SDM - Babu, Amar;Solomon, John Bedford;Prasad, G. M. V.
46,99 €
inkl. MwSt.
Versandkostenfrei*
Versandfertig in 6-10 Tagen
payback
23 °P sammeln
  • Broschiertes Buch

La loi de Moore a entraîné l'augmentation des dimensions et des performances des dispositifs électroniques numériques au cours des 50 dernières années. En conséquence, les composants logiques d'un système sur puce (SoC) ont connu une amélioration spectaculaire de leurs performances. D'autre part, les interconnexions sur puce, qui n'étaient considérées que comme une charge parasite avant les années 1990, sont devenues le véritable goulot d'étranglement des performances en raison de leur section transversale extrêmement réduite. Les dimensions toujours plus réduites de la section transversale…mehr

Andere Kunden interessierten sich auch für
Produktbeschreibung
La loi de Moore a entraîné l'augmentation des dimensions et des performances des dispositifs électroniques numériques au cours des 50 dernières années. En conséquence, les composants logiques d'un système sur puce (SoC) ont connu une amélioration spectaculaire de leurs performances. D'autre part, les interconnexions sur puce, qui n'étaient considérées que comme une charge parasite avant les années 1990, sont devenues le véritable goulot d'étranglement des performances en raison de leur section transversale extrêmement réduite. Les dimensions toujours plus réduites de la section transversale des interconnexions entraînent une augmentation de la résistance. En combinant tous ces facteurs, la dégradation de la constante de temps RC des fils métalliques sur la puce devient plus sérieuse. En conséquence, la dégradation continue des performances des interconnexions Cu/faible k sur puce est l'un des plus grands défis à relever pour maintenir la loi de Moore en vie, alors que la mise à l'échelle de la dimension des transistors a permis d'améliorer sans cesse les délais.
Autorenporträt
El Dr. Y. Amar Babu recibió el título de B.Tech., En Ingeniería Electrónica y Comunicaciones en el año 1999 de Velagapudi Ramakrishna Siddhartha Engineering College, Acharya Nagarjuna University, Guntur, Andhra Pradesh, India. Obtuvo su maestría en Diseño VLSI en el año 2002 de PSG College of Technology, Bharathiar University.