Andere Kunden interessierten sich auch für
![CONTROLLO DELLA VELOCITÀ DEI MOTORI A CORRENTE CONTINUA TRAMITE MATLAB/ARDUINO]( "CONTROLLO DELLA VELOCITÀ DEI MOTORI A CORRENTE CONTINUA TRAMITE MATLAB/ARDUINO")
CONTROLLO DELLA VELOCITÀ DEI MOTORI A CORRENTE CONTINUA TRAMITE MATLAB/ARDUINO26,99 €![Ottimizzazione della potenza nei circuiti di instradamento FPGA]( "Ottimizzazione della potenza nei circuiti di instradamento FPGA")
Ottimizzazione della potenza nei circuiti di instradamento FPGA36,99 €![Progettazione di circuiti logici ottici]( "Progettazione di circuiti logici ottici")
Progettazione di circuiti logici ottici36,99 €![Lente a contatto intelligente di Google: Monitoraggio del diabete dalle lacrime]( "Lente a contatto intelligente di Google: Monitoraggio del diabete dalle lacrime")
Lente a contatto intelligente di Google: Monitoraggio del diabete dalle lacrime23,99 €![Progettazione e sintesi di IP personalizzati in VLSI]( "Progettazione e sintesi di IP personalizzati in VLSI")
Progettazione e sintesi di IP personalizzati in VLSI26,99 €![Sintesi del modello dell'array di antenne]( "Sintesi del modello dell'array di antenne")
Sintesi del modello dell'array di antenne26,99 €![Sensori di idrogeno basati su nanoibridi grafene-ossido metallico]( "Sensori di idrogeno basati su nanoibridi grafene-ossido metallico")
Sensori di idrogeno basati su nanoibridi grafene-ossido metallico39,99 €
Questo lavoro introduce un approccio per sintetizzare automaticamente i diagrammi di Simulink in circuiti asincroni. Si basa sull'ambiente di co-design CodeSimulink, uno strumento sviluppato al Politecnico di Torino in grado di convertire i diagrammi Simulink in implementazioni sincrone. Tale ambiente è stato esteso in due modi diversi al fine di integrarlo con flussi FPGA e ASIC convenzionali. Il sistema generato con FPGA come target è basato sull'implementazione bundled-data, che necessita di particolare attenzione sia in fase di sintesi che di posizionamento al fine di mantenere la correttezza del circuito. I diagrammi di Simulink sono compilati in VHDL standard e sintetizzati con strumenti convenzionali forniti dai produttori di chip. Il codice ottenuto è vincolato per evitare ottimizzazioni di sintesi indesiderate e vincolato per implementare la "regione equipotenziale" necessaria per sintetizzare i corretti progetti auto-temporali. L'implementazione ASIC utilizza il Timeless Design Environment di Handshake Solutions, una catena di strumenti commerciali in grado di sintetizzare le specifiche Haste in logica asincrona. I test sperimentali hanno mostrato buoni risultati generando circuiti più piccoli anche rispetto al codice scritto a mano.