26,99 €
inkl. MwSt.
Versandkostenfrei*
Versandfertig in 6-10 Tagen
payback
13 °P sammeln
  • Broschiertes Buch

In questo progetto viene implementato il progetto di un sistema sicuro di doppio controllo di integrità utilizzando memorie ibride di classe di memorizzazione. Fondamentalmente, i chip integrati sono molto complicati per aumentare la densità del chip e diminuire la dimensione del chip. Quindi per superare questo array SCM è implementato. Il gestore della migrazione gestirà le memorie come la memoria non volatile e la memoria dinamica ad accesso casuale. Il banco di controllo della memoria controllerà i dati salvati in seguito al gestore NVM e DRAM. Ora, questi dati salvati saranno mischiati…mehr

Produktbeschreibung
In questo progetto viene implementato il progetto di un sistema sicuro di doppio controllo di integrità utilizzando memorie ibride di classe di memorizzazione. Fondamentalmente, i chip integrati sono molto complicati per aumentare la densità del chip e diminuire la dimensione del chip. Quindi per superare questo array SCM è implementato. Il gestore della migrazione gestirà le memorie come la memoria non volatile e la memoria dinamica ad accesso casuale. Il banco di controllo della memoria controllerà i dati salvati in seguito al gestore NVM e DRAM. Ora, questi dati salvati saranno mischiati usando il controller della doppia integrità. In questo le operazioni di lettura e scrittura vengono eseguite in base al W-SCM e R-SCM. Alla fine i dati ottenuti saranno salvati nel banco di memoria cache. Quindi dai risultati si può osservare che l'SCM ibrido ridurrà il ritardo in modo efficace.PAROLE CHIAVE: Memoria ad accesso casuale (RAM), SCM (Storage Class Memories), Dynamic Random Access Memory (DRAM), Non Volatile Memory (NVM), W-SCM (Write Storage Class Memories) e R-SCM (Read Storage Class Memories). In questo progetto viene implementato il progetto di un sistema sicuro di doppio controllo di integrità utilizzando memorie ibride di classe di memorizzazione. Fondamentalmente, i chip integrati sono molto complicati per aumentare la densità del chip e diminuire la dimensione del chip. Quindi per superare questo array SCM è implementato. Il gestore della migrazione gestirà le memorie come la memoria non volatile e la memoria dinamica ad accesso casuale. Il banco di controllo della memoria controllerà i dati salvati in seguito al gestore NVM e DRAM. Ora, questi dati salvati saranno mischiati usando il controller della doppia integrità. In questo le operazioni di lettura e scrittura vengono eseguite in base al W-SCM e R-SCM. Alla fine i dati ottenuti saranno salvati nel banco di memoria cache. Quindi dai risultati si può osservare che l'SCM ibrido ridurrà il ritardo in modo efficace. PAROLE CHIAVE: Memoria ad accesso casuale (RAM), SCM (Storage Class Memories), Dynamic Random Access Memory (DRAM), Non Volatile Memory (NVM), W-SCM (Write Storage Class Memories) e R-SCM (Read Storage Class Memories).
Autorenporträt
La Sra. Y. Lavanya completó su B.Tech de Kuppam Engineering College, Kuppam en el año 2007 y completó M.Tech en el año 2013. En la actualidad, trabaja como profesora asociada en el Departamento de ECE, Ramachandra College of Engineering, Eluru. Tiene 12 años de excelente experiencia docente y ha publicado varios artículos de investigación