Andere Kunden interessierten sich auch für
![Synthèse des circuits asynchrones à partir des spécifications de Simulink]( "Synthèse des circuits asynchrones à partir des spécifications de Simulink")
Synthèse des circuits asynchrones à partir des spécifications de Simulink42,99 €![Síntesis de circuitos asíncronos a partir de especificaciones de Simulink]( "Síntesis de circuitos asíncronos a partir de especificaciones de Simulink")
Síntesis de circuitos asíncronos a partir de especificaciones de Simulink42,99 €![Desenho e Síntese de IP personalizado em VLSI]( "Desenho e Síntese de IP personalizado em VLSI")
Desenho e Síntese de IP personalizado em VLSI29,99 €![Síntese do Padrão de Antena Array]( "Síntese do Padrão de Antena Array")
Síntese do Padrão de Antena Array29,99 €![Optimização de Potência em circuitos de Routing FPGA]( "Optimização de Potência em circuitos de Routing FPGA")
Optimização de Potência em circuitos de Routing FPGA39,99 €![Implementação de DCT de Tamanho Variável 2d para Compressão de Imagem]( "Implementação de DCT de Tamanho Variável 2d para Compressão de Imagem")
Implementação de DCT de Tamanho Variável 2d para Compressão de Imagem29,99 €![Básico de Dispositivos e Circuitos Electrónicos]( "Básico de Dispositivos e Circuitos Electrónicos")
Básico de Dispositivos e Circuitos Electrónicos32,99 €
Este trabalho introduz uma abordagem para sintetizar automaticamente os diagramas Simulink em circuitos assíncronos. É baseado no ambiente de co-desenho CodeSimulink, uma ferramenta desenvolvida no Politecnico di Torino capaz de converter diagramas Simulink em implementações síncronas. Este ambiente foi alargado de duas formas diferentes para o integrar com os fluxos convencionais FPGA e ASIC. O sistema gerado com FPGAs como alvo baseia-se na implementação de dados agregados, que necessita de cuidados especiais tanto durante a síntese como na colocação, a fim de manter a correcção do circuito. Os diagramas Simulink são compilados em VHDL padrão e sintetizados com ferramentas convencionais fornecidas pelos fabricantes de chips. O código obtido é limitado para evitar optimizações de síntese indesejadas e limitado para implementar a "região equipotencial" necessária para sintetizar desenhos correctos e auto-temporizados. A implementação do ASIC utiliza o Timeless Design Environment by Handshake Solutions, uma cadeia de ferramentas comerciais capaz de sintetizar as especificações Haste em lógica assíncrona. Os testes experimentais mostraram bons resultados gerando circuitos mais pequenos mesmo do que o código manuscrito.
Hinweis: Dieser Artikel kann nur an eine deutsche Lieferadresse ausgeliefert werden.
Hinweis: Dieser Artikel kann nur an eine deutsche Lieferadresse ausgeliefert werden.