Andere Kunden interessierten sich auch für
![Synthese van asynchrone circuits op basis van Simulink-specificaties]( "Synthese van asynchrone circuits op basis van Simulink-specificaties")
Synthese van asynchrone circuits op basis van Simulink-specificaties38,99 €![DREHZAHLREGELUNG VON GLEICHSTROMMOTOREN MIT MATLAB/ARDUINO]( "DREHZAHLREGELUNG VON GLEICHSTROMMOTOREN MIT MATLAB/ARDUINO")
DREHZAHLREGELUNG VON GLEICHSTROMMOTOREN MIT MATLAB/ARDUINO39,90 €![Synthese von Antennen-Array-Mustern]( "Synthese von Antennen-Array-Mustern")
Synthese von Antennen-Array-Mustern39,90 €![Synteza obwodów asynchronicznych na podstawie specyfikacji Simulinka]( "Synteza obwodów asynchronicznych na podstawie specyfikacji Simulinka")
Synteza obwodów asynchronicznych na podstawie specyfikacji Simulinka38,99 €![Synthese und Analyse digitaler Schaltungen]( "Synthese und Analyse digitaler Schaltungen")
Synthese und Analyse digitaler Schaltungen109,95 €![Funktionaler Entwurf digitaler Schaltungen]( "Funktionaler Entwurf digitaler Schaltungen")
Funktionaler Entwurf digitaler Schaltungen54,99 €![Entwurf und Synthese von kundenspezifischer IP in VLSI]( "Entwurf und Synthese von kundenspezifischer IP in VLSI")
Entwurf und Synthese von kundenspezifischer IP in VLSI39,90 €
Diese Arbeit stellt einen Ansatz zur automatischen Synthese von Simulink-Diagrammen in asynchrone Schaltungen vor. Er basiert auf der CodeSimulink-Co-Design-Umgebung, einem am Politecnico di Torino entwickelten Werkzeug, das Simulink-Diagramme in synchrone Implementierungen umwandeln kann. Diese Umgebung wurde auf zwei verschiedene Arten erweitert, um sie in konventionelle FPGA- und ASIC-Flows zu integrieren. Das System, das mit FPGAs als Ziel generiert wird, basiert auf einer Bundled-Data-Implementierung, die sowohl bei der Synthese als auch bei der Platzierung besondere Sorgfalt erfordert, um die Korrektheit der Schaltung zu erhalten. Simulink-Diagramme werden in Standard-VHDL kompiliert und mit konventionellen, von den Chip-Herstellern bereitgestellten Tools synthetisiert. Der erhaltene Code wird eingeschränkt, um unerwünschte Synthese-Optimierungen zu vermeiden und um die "Äquipotentialregion" zu implementieren, die für die Synthese von korrekten selbstgetakteten Designs notwendig ist. Die ASIC-Implementierung verwendet das Timeless Design Environment von Handshake Solutions, eine kommerzielle Werkzeugkette, die in der Lage ist, Haste-Spezifikationen in asynchrone Logik zu synthetisieren. Experimentelle Tests zeigten gute Ergebnisse, die sogar kleinere Schaltungen generieren als handgeschriebener Code.