Franz J. Rammig

Systematischer Entwurf digitaler Systeme

Von der System- bis zur Gatter-Ebene

• Broschiertes Buch

Produktbeschreibung

Dieses Buch versucht, eine durchgängige Systematik des Hardwareent wurfs über verschiedene Abstraktionsebenen hinweg darzustellen. Da bei wird von einem abstrakten Modell des Entwurfsvorgangs als über mehrere Abstraktionsebenen reichender rückgekoppelter Prozeß aus gegangen. Auf der Basis dieses Modells werden verschiedene Klas sen von Entwurfsaktivitäten identifiziert. Es sind dies: Modellierung, Modifikation/Optimierung, Implementation und Verifikation. Die ver schiedenen Abstraktionsebenen (Systemebene, algorithmische Ebene, Registertransfer-Ebene, Gatterebene, Schalterebene/ Ebene des sym bolischen Layouts, elektrische/Layout-Ebene) werden in verschiedenen Sichten (Verhalten, Struktur, Geometrie, Test) charakterisiert. Dient das erste Kapitel dazu, eine allgemeine Systematik des Hardwareent wurfs zu entwickeln, so werden in den weiteren Kapiteln verschiedene Entwurfsaktivitäten beispielhaft diskutiert. Das Kapitel 2 ist den verschiedene Methoden der Hardwaremodellie rung gewidmet. Nach einem allgemeinen Überblick wird darin exempla risch die Breitband-Hardwarebeschreibungssprache DACAPO detail lierter eingeführt. Dies erlaubt, über verschiedene Aspekte des Hard wareentwurfs in einheitlicher Terminologie zu sprechen, und zwar nicht nur über Hardwarebeschreibungen auf unterschiedlichen Abstraktions ebenen, sondern auch über verschiedene Algorithmen des Entwurfs prozesses. Im Kapitel 3 (Implementierungsaktivitäten) wird mit besonderem Au genmerk der Ubergang von der algorithmischen auf die Registertrans ferebene behandelt. Aber auch verschiedene Methoden des Steuerwerks entwurfs und der Übergang auf die Gatterebene finden Berücksichti gung. Ein ausführliches Entwurfsbeispiel soll zur Illustration dienen. Optimierungsverfahren (Kapitel 4) werden hauptsächlich auf der Regi stertransferebene, aber auch auf der algorithmischen und Gatterebene diskutiert. Auch hier wird ein Beispiel exemplarisch durchgeführt. Das Kapitel 5 ist der Verifikation/Evaluation/Validierung gewidmet.

Produktdetails

• Leitfäden und Monographien der Informatik
• Verlag: Vieweg+Teubner / Vieweg+Teubner Verlag
• Artikelnr. des Verlages: 978-3-519-02265-7
• 1989
• Seitenzahl: 360
• Erscheinungstermin: 1. Februar 1989
• Deutsch
• Abmessung: 244mm x 170mm x 20mm
• Gewicht: 546g
• ISBN-13: 9783519022657
• ISBN-10: 3519022656
• Artikelnr.: 30824661

Inhaltsangabe

1 Entwurfsprozeß.- 1.1 Makroskopisches Modell des Entwurfsprozesses.- 1.2 Abstraktionsebenen.- 1.3 Mikroskopisches Modell des Entwurfsprozesses.- 1.4 Literatur.- 2 Modellierungskonzepte und Entwurfssprachen.- 2.1 Modellierungskonzepte.- 2.2 Sprachkonzepte.- 2.3 Die Hardwarebeschreibungssprache DACAPO III.- 2.4 Literatur.- 3 Implementationsaktivitäten.- 3.1 Systemebene zur algorithmischen Ebene.- 3.2 Algorithmische Ebene zur Registertransferebene.- 3.3 Registertransferebene zur Gatterebene.- 3.4 Literatur.- 4 Optimierungsaktivitäten.- 4.1 Optimierung auf der Systemebene.- 4.2 Optimierung auf algorithmischer Ebene.- 4.3 Optimierung auf der Registertransferebene.- 4.4 Optimierung auf der Gatterebene.- 4.5 Literatur.- 5 Evaluierung, Validierung, Verifikation.- 5.1 Formale Verifikation.- 5.2 Simulation.- 5.3 Literatur.- 6. Testmethoden.- 6.1 Begriffsbestimmungen.- 6.2 Strukturorientierte Testverfahren.- 6.3 Funktionsorientierte Testverfahren.- 6.4 Testfreundlicher Entwurf.- 6.5 Literatur.