• Produktbild: The gm/ID Methodology, a sizing tool for low-voltage analog CMOS Circuits
  • Produktbild: The gm/ID Methodology, a sizing tool for low-voltage analog CMOS Circuits
- 13%

The gm/ID Methodology, a sizing tool for low-voltage analog CMOS Circuits The semi-empirical and compact model approaches

13% sparen

119,99 € UVP 139,09 €

inkl. gesetzl. MwSt., Versandkostenfrei


Beschreibung

Produktdetails

Einband

Gebundene Ausgabe

Erscheinungsdatum

04.12.2009

Abbildungen

XVI, 171 p. With online files/update.

Verlag

Springer Us

Seitenzahl

171

Maße (L/B/H)

24,2/16,4/2,3 cm

Gewicht

440 g

Auflage

2010 edition

Sprache

Englisch

ISBN

978-0-387-47100-6

Beschreibung

Produktdetails

Einband

Gebundene Ausgabe

Erscheinungsdatum

04.12.2009

Abbildungen

XVI, 171 p. With online files/update.

Verlag

Springer Us

Seitenzahl

171

Maße (L/B/H)

24,2/16,4/2,3 cm

Gewicht

440 g

Auflage

2010 edition

Sprache

Englisch

ISBN

978-0-387-47100-6

Herstelleradresse

Libri GmbH
Europaallee 1
36244 Bad Hersfeld
DE

Email: gpsr@libri.de

Noch keine Bewertungen vorhanden

Verfassen Sie die erste Bewertung zu diesem Artikel

Helfen Sie anderen Kundinnen und Kunden durch Ihre Meinung.

Kundinnen und Kunden meinen

Bewertungen (0)

  • Produktbild: The gm/ID Methodology, a sizing tool for low-voltage analog CMOS Circuits
  • Produktbild: The gm/ID Methodology, a sizing tool for low-voltage analog CMOS Circuits

  • Preface. Notations. Chapter 1. Sizing the Intrinsic Gain Stage. Chapter 2. The Charge Sheet Model revisited. Chapter 3. Graphical interpretation of the Charge Sheet Model. Chapter 4. Compact modeling. Chapter 5. The real transistor. Chapter 6. The real Intrinsic Gain Stage. Chapter 7. The common gate configuration. Chapter 8. Sizing the Miller Op. Amp. Annex 1. How to utilize the C.D. ROM data. Annex 2. The MATLAB toolbox. Annex 3. Temperature and Mismatch, from C.S.M. to E.K.V. Annex 4. E.K.V. intrinsic capacitance models. Bibliography. Index.