Foi apresentada uma nova técnica de redução de potência chamada Voltage Scaling Stacked Transistor (VS-STACK). A técnica proposta foi comparada com algumas das técnicas de redução de potência existentes. O resultado mostra uma quantidade colossal de redução no consumo de energia para a porta NOR de 2input. O consumo de energia é reduzido em 20% a 90%. Além disso, há uma tremenda melhoria no produto de retardamento de potência. Por conseguinte, esta técnica pode ser utilizada para circuitos de alta velocidade. O circuito funciona na região do subthreshold, que é adequada para aplicações que requerem um consumo de energia extremamente baixo.
Hinweis: Dieser Artikel kann nur an eine deutsche Lieferadresse ausgeliefert werden.
Hinweis: Dieser Artikel kann nur an eine deutsche Lieferadresse ausgeliefert werden.