Propomos uma nova abordagem escalável para reduzir a PD durante o teste a velocidade de circuitos sequenciais com LBIST baseado em scan, utilizando o esquema de lançamento sobre captura. Isto é conseguido através da redução do factor de actividade do CUT, através da modificação adequada dos vectores de teste gerados pela LBIST de circuitos sequenciais. A geração de queda significativa de potência (PD) durante o teste de velocidade realizado pelo Logic Built-In Self Test (LBIST) é uma séria preocupação para os CI modernos.