26,99 €
inkl. MwSt.
Versandkostenfrei*
Versandfertig in 6-10 Tagen
  • Broschiertes Buch

Propomos uma nova abordagem escalável para reduzir a PD durante o teste a velocidade de circuitos sequenciais com LBIST baseado em scan, utilizando o esquema de lançamento sobre captura. Isto é conseguido através da redução do factor de actividade do CUT, através da modificação adequada dos vectores de teste gerados pela LBIST de circuitos sequenciais. A geração de queda significativa de potência (PD) durante o teste de velocidade realizado pelo Logic Built-In Self Test (LBIST) é uma séria preocupação para os CI modernos.

Produktbeschreibung
Propomos uma nova abordagem escalável para reduzir a PD durante o teste a velocidade de circuitos sequenciais com LBIST baseado em scan, utilizando o esquema de lançamento sobre captura. Isto é conseguido através da redução do factor de actividade do CUT, através da modificação adequada dos vectores de teste gerados pela LBIST de circuitos sequenciais. A geração de queda significativa de potência (PD) durante o teste de velocidade realizado pelo Logic Built-In Self Test (LBIST) é uma séria preocupação para os CI modernos.
Autorenporträt
A. Raghavaraju erhielt seinen M.Tech von der ANNA Universität Chennai und seinen B.Tech von der JNTU Hyderabad. Derzeit promoviert er an der K. Lakshmaiah Education Foundation, Indien. Zurzeit arbeitet er als Assoc. Prof. in der Abteilung für E.C.E., Chebrolu Engg. College. Er hat mehrere Arbeiten in internationalen Fachzeitschriften und scopus-indizierten Journalen veröffentlicht.