27,99 €
inkl. MwSt.
Versandkostenfrei*
Versandfertig in über 4 Wochen
  • Broschiertes Buch

Proponemos un novedoso enfoque escalable para reducir la PD durante la prueba a velocidad de circuitos secuenciales con LBIST basado en escaneo utilizando el esquema de lanzamiento en captura. Esto se consigue reduciendo el factor de actividad del CUT, mediante la modificación adecuada de los vectores de prueba generados por el LBIST de circuitos integrados secuenciales. La generación de un droop de potencia (PD) significativo durante la prueba a velocidad realizada por Logic Built-In Self Test (LBIST) es una seria preocupación para los circuitos integrados modernos.

Produktbeschreibung
Proponemos un novedoso enfoque escalable para reducir la PD durante la prueba a velocidad de circuitos secuenciales con LBIST basado en escaneo utilizando el esquema de lanzamiento en captura. Esto se consigue reduciendo el factor de actividad del CUT, mediante la modificación adecuada de los vectores de prueba generados por el LBIST de circuitos integrados secuenciales. La generación de un droop de potencia (PD) significativo durante la prueba a velocidad realizada por Logic Built-In Self Test (LBIST) es una seria preocupación para los circuitos integrados modernos.
Autorenporträt
A. Raghavaraju erhielt seinen M.Tech von der ANNA Universität Chennai und seinen B.Tech von der JNTU Hyderabad. Derzeit promoviert er an der K. Lakshmaiah Education Foundation, Indien. Zurzeit arbeitet er als Assoc. Prof. in der Abteilung für E.C.E., Chebrolu Engg. College. Er hat mehrere Arbeiten in internationalen Fachzeitschriften und scopus-indizierten Journalen veröffentlicht.