26,99 €
inkl. MwSt.
Versandkostenfrei*
Versandfertig in 6-10 Tagen
  • Broschiertes Buch

Proponiamo un nuovo approccio scalabile per ridurre la PD durante il test a velocità di circuiti sequenziali con LBIST basato su scansione, utilizzando lo schema launch-on-capture. Ciò si ottiene riducendo il fattore di attività della CUT, mediante un'adeguata modifica dei vettori di test generati dall'LBIST dei circuiti sequenziali. La generazione di un significativo power droop (PD) durante il test a velocità costante eseguito dal Logic Built-In Self Test (LBIST) è un problema serio per i circuiti integrati moderni.

Produktbeschreibung
Proponiamo un nuovo approccio scalabile per ridurre la PD durante il test a velocità di circuiti sequenziali con LBIST basato su scansione, utilizzando lo schema launch-on-capture. Ciò si ottiene riducendo il fattore di attività della CUT, mediante un'adeguata modifica dei vettori di test generati dall'LBIST dei circuiti sequenziali. La generazione di un significativo power droop (PD) durante il test a velocità costante eseguito dal Logic Built-In Self Test (LBIST) è un problema serio per i circuiti integrati moderni.
Autorenporträt
A. Raghavaraju erhielt seinen M.Tech von der ANNA Universität Chennai und seinen B.Tech von der JNTU Hyderabad. Derzeit promoviert er an der K. Lakshmaiah Education Foundation, Indien. Zurzeit arbeitet er als Assoc. Prof. in der Abteilung für E.C.E., Chebrolu Engg. College. Er hat mehrere Arbeiten in internationalen Fachzeitschriften und scopus-indizierten Journalen veröffentlicht.