Nous proposons une nouvelle approche évolutive pour réduire le DP pendant le test à vitesse élevée des circuits séquentiels avec le LBIST basé sur le balayage en utilisant le schéma de lancement sur capture. Ceci est réalisé en réduisant le facteur d'activité du CUT, par une modification appropriée des vecteurs de test générés par le LBIST des circuits intégrés séquentiels. La génération d'une chute de puissance significative (PD) pendant le test à vitesse élevée effectué par le LBIST (Logic Built-In Self Test) est une préoccupation sérieuse pour les circuits intégrés modernes.