Un'architettura hardware efficiente per la crittografia multimediale - Sunil Kumar, Gaddam
60,99 €
inkl. MwSt.
Versandkostenfrei*
Versandfertig in 1-2 Wochen
payback
30 °P sammeln
  • Broschiertes Buch

Questo libro introduce uno schema di sicurezza zero-overhead per sistemi di elaborazione di immagini digitali incorporati in tempo reale. Il blocco di compressione della trasformata wavelet discreta (DWT) è costruito utilizzando un approccio parametrico, introducendo un parametro libero nel progetto. Per creare questo blocco di compressione DWT parametrizzato, utilizziamo un banco di filtri wavelet biortogonali. Questo approccio consente di creare uno spazio-chiave per la crittografia multimediale leggera. La parametrizzazione produce coefficienti razionali, che si traducono in un'efficiente…mehr

Andere Kunden interessierten sich auch für
Produktbeschreibung
Questo libro introduce uno schema di sicurezza zero-overhead per sistemi di elaborazione di immagini digitali incorporati in tempo reale. Il blocco di compressione della trasformata wavelet discreta (DWT) è costruito utilizzando un approccio parametrico, introducendo un parametro libero nel progetto. Per creare questo blocco di compressione DWT parametrizzato, utilizziamo un banco di filtri wavelet biortogonali. Questo approccio consente di creare uno spazio-chiave per la crittografia multimediale leggera. La parametrizzazione produce coefficienti razionali, che si traducono in un'efficiente implementazione hardware a virgola fissa. Raggiungendo una velocità di clock di oltre 244 MHz su un FPGA Virtex 2P di Xilinx, questo metodo si dimostra molto efficace. Il confronto con gli approcci esistenti evidenzia i vantaggi significativi in termini di throughput e di overhead hardware dell'integrazione delle funzioni di sicurezza nell'architettura DWT.
Hinweis: Dieser Artikel kann nur an eine deutsche Lieferadresse ausgeliefert werden.
Autorenporträt
GADDAM SUNIL KUMAR ha conseguito un dottorato di ricerca in Ingegneria elettronica e delle comunicazioni presso lo SSSUTMS, Sehore (M.P), India; un M.Tech in VLSI-SD e un B.Tech in ECE presso il JNTUH, Hyderabad, Telangana. Attualmente, l'autore lavora come HOD di E&TC, Sharadchandra Pawar College of Engineering, Pune, Maharashtra.