Osnownoj cel'ü dannoj raboty qwlqetsq akcent na razrabotke chastotno-reguliruemogo priwoda, sposobnogo uprawlqt' skorost'ü odnofaznogo ili trehfaznogo asinhronnogo dwigatelq s neznachitel'nymi izmeneniqmi programmnogo i apparatnogo obespecheniq. Vsq sistema sostoit iz trehfaznogo wyprqmitelq, sglazhiwaüschej cepi i trehfaznogo inwertora. Dostoinstwa predlagaemogo chastotno-reguliruemogo priwoda dlq uprawleniq skorost'ü odnofaznogo i trehfaznogo asinhronnogo dwigatelq prowereny putem modelirowaniq w srede MATLAB/Simulink. V dannoj stat'e opisywaetsq uprawlenie skorost'ü trehfaznogo asinhronnogo dwigatelq s pomosch'ü bloka parametrow (BP) i wneshnego rezhima. Uprawlenie skorost'ü trehfaznogo asinhronnogo dwigatelq osuschestwlqetsq s pomosch'ü chastotno-reguliruemogo priwoda (ChRP). Ob#qsnqütsq osnownye parametry, takie kak wremq uskoreniq, wremq zamedleniq, naznachenie funkcij whodnyh klemm, trehskorostnye i pqtnadcatiskorostnye parametry. Pokazana konstrukciq modeli VFD w Simulink i oscillogrammy skorosti, krutqschego momenta, toka statora, naprqzheniq w seti w zawisimosti ot wremeni.