Andere Kunden interessierten sich auch für
![Single Port Memory Design Using VHDL]( "Single Port Memory Design Using VHDL")
Single Port Memory Design Using VHDL36,99 €![Multi-Level Simulation for VLSI Design]( "Multi-Level Simulation for VLSI Design")
Multi-Level Simulation for VLSI Design83,99 €![Untersuchung, Implementierung und Einsatz des Levenberg-Marquardt-Algorithmus zur Analyse von Chip-Fertigungsdaten]( "Untersuchung, Implementierung und Einsatz des Levenberg-Marquardt-Algorithmus zur Analyse von Chip-Fertigungsdaten")
Untersuchung, Implementierung und Einsatz des Levenberg-Marquardt-Algorithmus zur Analyse von Chip-Fertigungsdaten38,00 €![Klassifikation von Tumoren mit GP-basierter DNA-Chip-Analyse]( "Klassifikation von Tumoren mit GP-basierter DNA-Chip-Analyse")
Klassifikation von Tumoren mit GP-basierter DNA-Chip-Analyse74,00 €![DNA-Chip-Technologie als Screeningmethode zur Evaluierung der Hämokompatibilität von Fremdoberflächen]( "DNA-Chip-Technologie als Screeningmethode zur Evaluierung der Hämokompatibilität von Fremdoberflächen")
DNA-Chip-Technologie als Screeningmethode zur Evaluierung der Hämokompatibilität von Fremdoberflächen68,00 €![Comparativa: Algoritmo VHDL de Lógica Difusa para predecir partículas]( "Comparativa: Algoritmo VHDL de Lógica Difusa para predecir partículas")
Comparativa: Algoritmo VHDL de Lógica Difusa para predecir partículas36,99 €![Embedded Multiprocessor System-on-Chip for Access Network Processing]( "Embedded Multiprocessor System-on-Chip for Access Network Processing")
Embedded Multiprocessor System-on-Chip for Access Network Processing47,95 €
Diplomarbeit aus dem Jahr 2001 im Fachbereich Informatik - Angewandte Informatik, Note: 1,0, Fachhochschule Wedel (Technische Informatik), Sprache: Deutsch, Abstract: Inhaltsangabe:Einleitung:
Die Entwicklung von mikroelektronischen Schaltungen hat sich in den letzten Jahren rasant verändert, wobei die Entwurfskomplexität stark anstieg und sich die Entwicklungszeiten (Time to market) reduzierten. Ermöglicht wird dieses durch den Einsatz von Hardwarebeschreibungssprachen (z.B. VHDL, Verilog etc.), die es erlauben, eine Verifikation zu simulieren und auch zu synthetisieren.
Realisiert wird dies alles durch den Einsatz von CAE-Werkzeugen, welche z.B. von vielen FGPA oder CPLD Anbietern günstig oder gar umsonst angeboten werden. Ähnlich wie bei der Softwareentwicklung wird der gesamte Entwurf einer größeren Digitalschaltung in einzelne Funktionseinheiten zerteilt, die untereinander über festgelegte Schnittstellen kommunizieren (in VHDL sog. Entities). Viele dieser Funktionseinheiten können ganz universell (reusable) erstellt werden und somit durch Parametrisierung (z.B. BUS-Breite) in unterschiedliche Projekte einfließen.
Es gibt viele Firmen, die sich auf die Erstellung dieser Funktionseinheiten sog. IP-Cores spezialisiert haben. Bei der Strukturverkleinerung ist gerade die 0,13-µm- Prozesstechnik aktuell und ein Ende ist nicht abzusehen. Ermöglicht wird dies durch den Einsatz neuer Werkstoffe. Im Bereich der PLDs gibt es viele interessante Entwicklungen, so besitzen z.B. einige FPGAs einen kleinen Mikrocontroller, der zur Laufzeit Teile der Logik den neuen Erfordernissen anpasst. Die Möglichkeit der dynamischen Rekonfigurierbarkeit stellt eingroßes Potential für die Zukunft da.
Durch das Zusammenspiel dieser Entwicklungen können immer mehr Funktionen auf einem IC abgebildet werden. Komplette Systeme (z.B. für Settop-Boxen) werden auf einem Chip realisiert, man spricht in diesem Fall von einem System-on-a-Chip (SoC) . Jeder namhafte Herstellerbietet Produkte aus diesem Marktsegment an. Die Entwicklung eines SoC von der Spezifikation über die Implementation bis hin zur Inbetriebnahme auf einem DIGILAB 1Kx208 ist Thema dieser Diplomarbeit.
Gang der Untersuchung:
Im zweiten Kapitel folgt eine Einführung in die PLDs am Beispiel des verwendeten FPGAs aus der Altera ACEX Familie. Das dritte Kapitel gibt einen kurzen Einblick in eine Auswahl von HW Beschreibungssprachen.
Anschließend geht es weiter mit Synthese und Optimierung , welche anhand eines kleinen Beispieles behandelt werden. Die Spezifikation des SoC stand am Anfang der Diplomarbeit und war die Grundlage, nach der die einzelnen Module des Gesamtsystems entwickelt wurden. Kapitel 5 beschreibt den Aufbau des SoC und welche Ziele verfolgt wurden. Das Thema RISC wird, anhand eines Vergleichs, im Kapitel 6 behandelt.
Kapitel 7 beschäftigt sich mit dem Aufbau und der Konfiguration des Gesamtprojekts. Dieses Kapitel sollte vor dem HW-Manual gelesen werden, weil dort die wichtigsten Konstanten etc. beschrieben werden. Des weiteren werden dort wichtige Informationen gegeben, falls das Projekt auf andere Bausteine (als von Altera) portiert werden soll. Im HW-Manual werden alle entwickelten Module mit Hilfe von Blockschaltbildern, Wave- und FSM-Diagrammen beschrieben. Das Gesamtsystem bietet viel Potential zur Verwirklichung von Softwareideen.
Kapitel 9 gibt alle notwendigen Informationen, um die Leistung voll auszuschöpfen. Mit einer Zusammenfassung, dem Anhang und einem Glossar endet dann dieses Dokument.
Inhaltsverzeichnis:Inhaltsverzeichnis:
InhaltsverzeichnisI
VorwortIX
DanksagungenX
AnmerkungX
1.Einleitung1
1.1Aufbau der Diplomarbeit2
2.Programmable Logic Devices (PLDs)3
2.1Complex Programmable Logic Device (CPLD)4
2.2Field Programmable Gate Arrays (FPGA)5
2.2.1Beispiel: AcexTMEP1K1...
Hinweis: Dieser Artikel kann nur an eine deutsche Lieferadresse ausgeliefert werden.
Die Entwicklung von mikroelektronischen Schaltungen hat sich in den letzten Jahren rasant verändert, wobei die Entwurfskomplexität stark anstieg und sich die Entwicklungszeiten (Time to market) reduzierten. Ermöglicht wird dieses durch den Einsatz von Hardwarebeschreibungssprachen (z.B. VHDL, Verilog etc.), die es erlauben, eine Verifikation zu simulieren und auch zu synthetisieren.
Realisiert wird dies alles durch den Einsatz von CAE-Werkzeugen, welche z.B. von vielen FGPA oder CPLD Anbietern günstig oder gar umsonst angeboten werden. Ähnlich wie bei der Softwareentwicklung wird der gesamte Entwurf einer größeren Digitalschaltung in einzelne Funktionseinheiten zerteilt, die untereinander über festgelegte Schnittstellen kommunizieren (in VHDL sog. Entities). Viele dieser Funktionseinheiten können ganz universell (reusable) erstellt werden und somit durch Parametrisierung (z.B. BUS-Breite) in unterschiedliche Projekte einfließen.
Es gibt viele Firmen, die sich auf die Erstellung dieser Funktionseinheiten sog. IP-Cores spezialisiert haben. Bei der Strukturverkleinerung ist gerade die 0,13-µm- Prozesstechnik aktuell und ein Ende ist nicht abzusehen. Ermöglicht wird dies durch den Einsatz neuer Werkstoffe. Im Bereich der PLDs gibt es viele interessante Entwicklungen, so besitzen z.B. einige FPGAs einen kleinen Mikrocontroller, der zur Laufzeit Teile der Logik den neuen Erfordernissen anpasst. Die Möglichkeit der dynamischen Rekonfigurierbarkeit stellt eingroßes Potential für die Zukunft da.
Durch das Zusammenspiel dieser Entwicklungen können immer mehr Funktionen auf einem IC abgebildet werden. Komplette Systeme (z.B. für Settop-Boxen) werden auf einem Chip realisiert, man spricht in diesem Fall von einem System-on-a-Chip (SoC) . Jeder namhafte Herstellerbietet Produkte aus diesem Marktsegment an. Die Entwicklung eines SoC von der Spezifikation über die Implementation bis hin zur Inbetriebnahme auf einem DIGILAB 1Kx208 ist Thema dieser Diplomarbeit.
Gang der Untersuchung:
Im zweiten Kapitel folgt eine Einführung in die PLDs am Beispiel des verwendeten FPGAs aus der Altera ACEX Familie. Das dritte Kapitel gibt einen kurzen Einblick in eine Auswahl von HW Beschreibungssprachen.
Anschließend geht es weiter mit Synthese und Optimierung , welche anhand eines kleinen Beispieles behandelt werden. Die Spezifikation des SoC stand am Anfang der Diplomarbeit und war die Grundlage, nach der die einzelnen Module des Gesamtsystems entwickelt wurden. Kapitel 5 beschreibt den Aufbau des SoC und welche Ziele verfolgt wurden. Das Thema RISC wird, anhand eines Vergleichs, im Kapitel 6 behandelt.
Kapitel 7 beschäftigt sich mit dem Aufbau und der Konfiguration des Gesamtprojekts. Dieses Kapitel sollte vor dem HW-Manual gelesen werden, weil dort die wichtigsten Konstanten etc. beschrieben werden. Des weiteren werden dort wichtige Informationen gegeben, falls das Projekt auf andere Bausteine (als von Altera) portiert werden soll. Im HW-Manual werden alle entwickelten Module mit Hilfe von Blockschaltbildern, Wave- und FSM-Diagrammen beschrieben. Das Gesamtsystem bietet viel Potential zur Verwirklichung von Softwareideen.
Kapitel 9 gibt alle notwendigen Informationen, um die Leistung voll auszuschöpfen. Mit einer Zusammenfassung, dem Anhang und einem Glossar endet dann dieses Dokument.
Inhaltsverzeichnis:Inhaltsverzeichnis:
InhaltsverzeichnisI
VorwortIX
DanksagungenX
AnmerkungX
1.Einleitung1
1.1Aufbau der Diplomarbeit2
2.Programmable Logic Devices (PLDs)3
2.1Complex Programmable Logic Device (CPLD)4
2.2Field Programmable Gate Arrays (FPGA)5
2.2.1Beispiel: AcexTMEP1K1...
Hinweis: Dieser Artikel kann nur an eine deutsche Lieferadresse ausgeliefert werden.