Andere Kunden interessierten sich auch für
![Architettura VLSI per System on Chip (SOC) per la compressione delle immagini]( "Architettura VLSI per System on Chip (SOC) per la compressione delle immagini")
Architettura VLSI per System on Chip (SOC) per la compressione delle immagini24,99 €![A Practical Approach to VLSI System on Chip (SoC) Design]( "A Practical Approach to VLSI System on Chip (SoC) Design")
A Practical Approach to VLSI System on Chip (SoC) Design59,99 €![A Practical Approach to VLSI System on Chip (SoC) Design]( "A Practical Approach to VLSI System on Chip (SoC) Design")
A Practical Approach to VLSI System on Chip (SoC) Design81,99 €![A Practical Approach to VLSI System on Chip (SoC) Design]( "A Practical Approach to VLSI System on Chip (SoC) Design")
A Practical Approach to VLSI System on Chip (SoC) Design59,99 €![Sistemas de controle usando redes de campo e System on Chip]( "Sistemas de controle usando redes de campo e System on Chip")
Sistemas de controle usando redes de campo e System on Chip42,99 €![VLSI-Architektur zur Entfernung von Impulsrauschen in Bildern]( "VLSI-Architektur zur Entfernung von Impulsrauschen in Bildern")
VLSI-Architektur zur Entfernung von Impulsrauschen in Bildern39,90 €![Implementierung des LZW-Datenkomprimierungs- algorithmus auf einem FPGA/CPLD-System]( "Implementierung des LZW-Datenkomprimierungs- algorithmus auf einem FPGA/CPLD-System")
Implementierung des LZW-Datenkomprimierungs- algorithmus auf einem FPGA/CPLD-System43,90 €
Das rasche Wachstum digitaler Bildverarbeitungsanwendungen, einschließlich Desktop-Publishing, Multimedia, Telekonferenzen und hochauflösendes Fernsehen (HDTV), hat den Bedarf an effektiven und standardisierten Bildkomprimierungstechniken erhöht. Dies ist mit Hilfe der System-On-Chip (SOC)-Technologie, die geringe Anforderungen an Leistung, Fläche, Verzögerung und Kosten stellt, populärer geworden. Unkomprimierte Multimediadaten (Grafik, Audio und Video) erfordern erhebliche Speicherkapazität und Übertragungsbandbreite. Das digitalisierte Videosignal wird mit DHT, DCT, DFT, DST und deren Kombinationen mit DHT komprimiert. Die diskrete Hartley-Transformation wird aufgrund ihrer Reversibilität als Basistransformation verwendet; daher können andere Transformationskerne aus DHT entwickelt werden. Die Architektur wurde mit Verilog Hardware Descriptive Language entwickelt und für Standbilder getestet. Die Simulationsergebnisse zeigen, dass die Hybridtransformation DHT+DCT mit der vorgeschlagenen Architektur eine Kompressionsrate von 81 % erreicht. Außerdem wurden Leistung, Verzögerung und Fläche der Hybridtransformation DHT+DCT berechnet. Die Arbeit kann erweitert werden, um eine neue Single-Kernel-Transformation abzuleiten, die eine geringere Komplexität aufweisen kann.