Dieser Download kann aus rechtlichen Gründen nur mit Rechnungsadresse in A, B, BG, CY, CZ, D, DK, EW, E, FIN, F, GR, HR, H, IRL, I, LT, L, LR, M, NL, PL, P, R, S, SLO, SK ausgeliefert werden.
Herstellerkennzeichnung
Die Herstellerinformationen sind derzeit nicht verfügbar.
Inhaltsangabe
Parallelrechner I.- Das SUPRENUM-System: Architektur, Software und Anwendungen.- Parallele Ausführung sequentieller Programme auf Multiple Processing Systems.- Optimizing the Peak-Performance of Vector Units with Dynamically Allocatable Vector Registers.- Parallelrechner II.- Connection Structures - a Component of Parallel Programming Languages.- A Multigrid Algorithm on Hypercube Systems.- A Systolic Algorithm for the Generalized Transitive Closure.- Proze?kommunikation.- Proze?kommunikation mit asynchronem Empfangen.- Baumorientierte Kommunikation in verteilten Systemen.- Linda integriert in Modula-2 - ein Sprachkonzept für portable parallele Software.- RISC-Architekturen I.- Code Generation and RISC Architectures.- Colibri: Ein Testfall für die RISC-Philosophie.- Die Befehlspipeline des COLIBRI-Systems.- RISC-Architekturen II.- Reorganisieren von Basisblöcken für Pipeline-Prozessoren.- Eine flexible Entwurfsumgebung für RISC-ähnliche Prozessorarchitekturen.- Funktionsorientierte Architekturen.- System Architectures for Functional Programming Languages: Problems and Solutions.- Compiled Graph Reduction on a Processor Network.- An Or-Parallel Logic Programming Machine for Non-shared Memory Architectures.- Konzept eines flagorientierten vollparallelen Assoziativprozessors auf der Basis der Flagalgebra.- Koprozessoren.- Transaktionsorientierte Datenverwaltung in einem intelligenten Disk Controller.- Überlegungen zu einer Hardware-Architektur zur schnellen Analyse von Programmiersprachen.- Alternative Rechnerarchitektur für Datenübertragungs-Controller mit hohen Datenraten.- Rechnernetze I.- Rechnernetze - Realisierung, Standardisierung, weitere Entwicklung.- Rechnernetze II.- A Tool for Measuring and Monitoring Distributed Systems During Operation.-Workload Modeling for Computer Networks.- Automatische Codegenerierung für Protokolle in der ISO-Syntax ASN.1.- Hardware-Entwurf.- Microprocessor Features a la Carte.- Validation in Top Down Design Including Test Pattern Generation.- SAMP: A General Purpose Processor Based on a Self-Timed VLIW Structure.- Gezielte Erzeugung von Zugriffskonflikten zu Testzwecken.
Parallelrechner I.- Das SUPRENUM-System: Architektur, Software und Anwendungen.- Parallele Ausführung sequentieller Programme auf Multiple Processing Systems.- Optimizing the Peak-Performance of Vector Units with Dynamically Allocatable Vector Registers.- Parallelrechner II.- Connection Structures - a Component of Parallel Programming Languages.- A Multigrid Algorithm on Hypercube Systems.- A Systolic Algorithm for the Generalized Transitive Closure.- Proze?kommunikation.- Proze?kommunikation mit asynchronem Empfangen.- Baumorientierte Kommunikation in verteilten Systemen.- Linda integriert in Modula-2 - ein Sprachkonzept für portable parallele Software.- RISC-Architekturen I.- Code Generation and RISC Architectures.- Colibri: Ein Testfall für die RISC-Philosophie.- Die Befehlspipeline des COLIBRI-Systems.- RISC-Architekturen II.- Reorganisieren von Basisblöcken für Pipeline-Prozessoren.- Eine flexible Entwurfsumgebung für RISC-ähnliche Prozessorarchitekturen.- Funktionsorientierte Architekturen.- System Architectures for Functional Programming Languages: Problems and Solutions.- Compiled Graph Reduction on a Processor Network.- An Or-Parallel Logic Programming Machine for Non-shared Memory Architectures.- Konzept eines flagorientierten vollparallelen Assoziativprozessors auf der Basis der Flagalgebra.- Koprozessoren.- Transaktionsorientierte Datenverwaltung in einem intelligenten Disk Controller.- Überlegungen zu einer Hardware-Architektur zur schnellen Analyse von Programmiersprachen.- Alternative Rechnerarchitektur für Datenübertragungs-Controller mit hohen Datenraten.- Rechnernetze I.- Rechnernetze - Realisierung, Standardisierung, weitere Entwicklung.- Rechnernetze II.- A Tool for Measuring and Monitoring Distributed Systems During Operation.-Workload Modeling for Computer Networks.- Automatische Codegenerierung für Protokolle in der ISO-Syntax ASN.1.- Hardware-Entwurf.- Microprocessor Features a la Carte.- Validation in Top Down Design Including Test Pattern Generation.- SAMP: A General Purpose Processor Based on a Self-Timed VLIW Structure.- Gezielte Erzeugung von Zugriffskonflikten zu Testzwecken.
Es gelten unsere Allgemeinen Geschäftsbedingungen: www.buecher.de/agb
Impressum
www.buecher.de ist ein Internetauftritt der buecher.de internetstores GmbH
Geschäftsführung: Monica Sawhney | Roland Kölbl | Günter Hilger
Sitz der Gesellschaft: Batheyer Straße 115 - 117, 58099 Hagen
Postanschrift: Bürgermeister-Wegele-Str. 12, 86167 Augsburg
Amtsgericht Hagen HRB 13257
Steuernummer: 321/5800/1497
USt-IdNr: DE450055826
