Andere Kunden interessierten sich auch für
![Design da Divisória Flexível Multibandas com Relógio Monofásico de Baixa Potência]( "Design da Divisória Flexível Multibandas com Relógio Monofásico de Baixa Potência")
Design da Divisória Flexível Multibandas com Relógio Monofásico de Baixa Potência36,99 €![Um Modulador de banda de tempo discreto de baixa potência Sigma Delta Modulator ADC]( "Um Modulador de banda de tempo discreto de baixa potência Sigma Delta Modulator ADC")
Um Modulador de banda de tempo discreto de baixa potência Sigma Delta Modulator ADC26,99 €![Descodificador Assíncrono Viterbi de Baixa Potência]( "Descodificador Assíncrono Viterbi de Baixa Potência")
Descodificador Assíncrono Viterbi de Baixa Potência36,99 €![Investigação sobre métodos de encaminhamento no Cenário VLSI de baixa potência]( "Investigação sobre métodos de encaminhamento no Cenário VLSI de baixa potência")
Investigação sobre métodos de encaminhamento no Cenário VLSI de baixa potência51,99 €![Concepção e análise de VCO de baixa potência para VLSI e sistema de comunicação]( "Concepção e análise de VCO de baixa potência para VLSI e sistema de comunicação")
Concepção e análise de VCO de baixa potência para VLSI e sistema de comunicação36,99 €![ASIC Implementação de FP-AU de Baixa Potência usando Lógica Reversivel]( "ASIC Implementação de FP-AU de Baixa Potência usando Lógica Reversivel")
ASIC Implementação de FP-AU de Baixa Potência usando Lógica Reversivel23,99 €![Análise de células SRAM para redução de energia utilizando técnicas de baixa potência]( "Análise de células SRAM para redução de energia utilizando técnicas de baixa potência")
Análise de células SRAM para redução de energia utilizando técnicas de baixa potência40,99 €
O sintetizador de freqüência usa um pré-calibrador, como relatado no divisor do primeiro estágio, mas o divisor consome energia. A maioria dos sintetizadores de frequência IEEE 802.11a / b / g utilizam divisores SCL como seu primeiro estágio, enquanto que as travas dinâmicas ainda não são adotadas para sintetizadores multibandas. Neste artigo, é proposto um divisor multiband integer-N dinâmico e flexível baseado na topologia pulse-swallow que utiliza um pré-calibrador 2/3 banda larga de baixa potência e um pré-calibrador 32/33/47/48 multi-módulo de banda larga. O divisor também utiliza uma célula de baixa potência melhorada para o contador de engolir T-bit loadable. Um divisor Logic multiband dinâmico e flexível de N inteiro é projetado que utiliza o pré-calibrador de banda larga 2/3, o pré-calibrador multimódulo 32/33/47/48. Desde a freqüência máxima de operação de 6,2 GHz, possui pré-calibrador multimódulo 32/33/47/48; Programe os valores dos contadores (P) e de andorinha (S) que podem ser realmente programados para dividi-lo em toda a faixa de freqüências. Os contadores P e S são programados de acordo. O divisor flexível multibandas proposto também usa uma célula de bit carregável melhorada para a andorinha - contador e consome uma potência de 0,96 e 2,2 MW, respectivamente, fornecem uma solução para o sintetizador PLL de baixa potência.