Andere Kunden interessierten sich auch für
![Crittografia Client-Side: analisi e sviluppo di un'applicazione]( "Crittografia Client-Side: analisi e sviluppo di un'applicazione")
Crittografia Client-Side: analisi e sviluppo di un'applicazione40,99 €![Analisi di previsione dei dati con tecniche di data mining]( "Analisi di previsione dei dati con tecniche di data mining")
Analisi di previsione dei dati con tecniche di data mining20,99 €![Analisi delle vie metaboliche per la consulenza sulla terapia genica]( "Analisi delle vie metaboliche per la consulenza sulla terapia genica")
Analisi delle vie metaboliche per la consulenza sulla terapia genica32,99 €![VALUTAZIONE DELL'USO DELLE TECNOLOGIE INFORMATICHE NELLE ORGANIZZAZIONI]( "VALUTAZIONE DELL'USO DELLE TECNOLOGIE INFORMATICHE NELLE ORGANIZZAZIONI")
VALUTAZIONE DELL'USO DELLE TECNOLOGIE INFORMATICHE NELLE ORGANIZZAZIONI27,99 €![Costruire una soluzione scalabile di servizi Web]( "Costruire una soluzione scalabile di servizi Web")
Costruire una soluzione scalabile di servizi Web40,99 €![Analisi degli algoritmi di apprendimento automatico: KNN e K-Means per la guarigione degli anziani]( "Analisi degli algoritmi di apprendimento automatico: KNN e K-Means per la guarigione degli anziani")
Analisi degli algoritmi di apprendimento automatico: KNN e K-Means per la guarigione degli anziani29,99 €![Strumento di indagine per la valutazione e la gestione dei rischi del cloud per utenti e fornitori]( "Strumento di indagine per la valutazione e la gestione dei rischi del cloud per utenti e fornitori")
Strumento di indagine per la valutazione e la gestione dei rischi del cloud per utenti e fornitori32,99 €
Con l aumentare del livello di integrazione sui chip, i sistemi multipro- cessore sono passati dalle implementazioni di sistemi multi-chip a sistemi a singolo chip. Per raggiungere prestazioni otti- mali, tali sistemi necessitano di una comunicazione ad elevata banda e bassa latenza sia tra processore e processore che tra gli stessi e le memorie cache. La gestione delle cache di basso livello rappresenta quindi una sfida importante, specialmente nell affrontare il problema di garantire la riduzione delle miss off-chip e contestualmente di dover gestire linee di comunicazione on-chip lente. l presente lavoro di tesi si propone di progettare, realizzare e testare una architettura di cache basata sui tipi D-NUCA e Re-NUCA per sistemi CMP, in cui viene applicato il meccanismo di Victim Cache ed adattato ad una struttura in backset come quella dei sistemi CMP in analisi.