As principais conquistas tecnológicas do Século XX se deram no campo da aquisição, do processamento, distribuição de informações e mobilidade. Entra no cenário a tecnologia de fabricação de circuitos integrados (CIs), que evoluiu ao ponto de dificultar alguns dos principais paradigmas subjacentes ao projeto de sistemas digitais complexos. Dentre estes, um dos mais relevantes é o uso de barramento como meio de interconexão intra-chip. As redes-em-chip ou NoCs (Networks-on-Chip) apresentam-se como a melhor alternativa para a interconexão de componentes nos futuros sistemas integrados em um único chip. Trata-se de arquiteturas de comunicação que adapta conceitos oriundos de redes de computadores e de sistemas paralelos e distribuídos para o ambiente intra-chip. O presente trabalho contribui com uma proposta de arquitetura para um roteador tolerante a falha, partindo de um algoritmo de roteamento semi-adaptativo. Além dos detalhes arquiteturais, este trabalho apresenta resultados das simulações e dos testes de validação do projeto.