Andere Kunden interessierten sich auch für
![Synthèse VHDL d¿architectures]( "Synthèse VHDL d¿architectures")
Synthèse VHDL d¿architectures51,99 €![Run-Time Customisation of Soft-Core CPUs on FPGA]( "Run-Time Customisation of Soft-Core CPUs on FPGA")
Run-Time Customisation of Soft-Core CPUs on FPGA32,99 €![Design of Experimental Soft-Core Processors Using VHDL]( "Design of Experimental Soft-Core Processors Using VHDL")
Design of Experimental Soft-Core Processors Using VHDL51,99 €![Design and Implementation of a Multicore Processor Using FPGA]( "Design and Implementation of a Multicore Processor Using FPGA")
Design and Implementation of a Multicore Processor Using FPGA45,99 €![Döngüde Donan¿msal Benzetim (Hardware-in-the Loop Simulation)]( "Döngüde Donan¿msal Benzetim (Hardware-in-the Loop Simulation)")
Döngüde Donan¿msal Benzetim (Hardware-in-the Loop Simulation)32,99 €![Untersuchung des thermischen Verhaltens von Multiprozessorsystemen]( "Untersuchung des thermischen Verhaltens von Multiprozessorsystemen")
Untersuchung des thermischen Verhaltens von Multiprozessorsystemen32,95 €![Metody funkcional'noj obfuskacii VHDL-opisanij cifrowyh ustrojstw]( "Metody funkcional'noj obfuskacii VHDL-opisanij cifrowyh ustrojstw")
Metody funkcional'noj obfuskacii VHDL-opisanij cifrowyh ustrojstw26,99 €
Bu çal smada, Yapay sinir aglar , FPGA, VHDL ile ilgili bilgiler verilmis ve yapay sinir aglar n n FPGA'ya uygulanmas n n otomatiklestirilmesi, bu islem için uzman gereksiniminin azalt lmas ve uygulama sürecinin k salt lmas amac yla, YSA'lar için otomatik veri yolu tasar m yapabilen araç [Yapay Sinir Aglar n n VHDL Kodunu Olusturucu - Artificial Neural Network GENerator (ANNGEN)] aç klanm st r. Bu kapsamda öncelikle ANNGEN taraf ndan kullan lan ve yapay sinir hücrelerinden olusan örnek bir yapay sinir hücresi kütüphanesi olusturulmustur. stenildiginde yeni hücreler eklenebilme özelligine sahip kütüphanede hâlihaz rda ANNGEN taraf ndan otomatik olarak tan nabilen alt degisik sinir hücresi bulunmaktad r. ANNGEN girdi olarak olusturulmak istenen yapay sinir ag n n metin tabanl tan mlamas n , sinir hücresi kütüphanesini ve sablon dosyas n kullanarak, FPGA yongalar na uygulanabilecek formatta tasarlanmak istenen YSA için bir say sal tasar m yapar ve VHDL [Very High Speed Integrated Circuit HDL (Çok H zl Entegre Devre Donan m Tan mlama Dili)] kodunu üretir.