27,99 €
inkl. MwSt.
Versandkostenfrei*
Versandfertig in über 4 Wochen
  • Broschiertes Buch

En este proyecto se implementa el diseño de un sistema seguro de doble comprobación de integridad utilizando memorias de clase de almacenamiento híbrido. Básicamente, los chips integrados son muy complicados para aumentar la densidad del chip y disminuir su tamaño. Así que para superar esta matriz SCM se implementa. El controlador de migración manejará las memorias como la memoria no volátil y la memoria dinámica de acceso aleatorio. El banco del controlador de memoria controlará los datos guardados siguiendo al gestor de NVM y DRAM. Ahora, estos datos guardados se mezclarán utilizando el…mehr

Produktbeschreibung
En este proyecto se implementa el diseño de un sistema seguro de doble comprobación de integridad utilizando memorias de clase de almacenamiento híbrido. Básicamente, los chips integrados son muy complicados para aumentar la densidad del chip y disminuir su tamaño. Así que para superar esta matriz SCM se implementa. El controlador de migración manejará las memorias como la memoria no volátil y la memoria dinámica de acceso aleatorio. El banco del controlador de memoria controlará los datos guardados siguiendo al gestor de NVM y DRAM. Ahora, estos datos guardados se mezclarán utilizando el controlador de doble integridad. En este caso, las operaciones de lectura y escritura se realizan basándose en el W-SCM y el R-SCM. Por último, los datos obtenidos se guardan en el banco de memoria caché. Por lo tanto, a partir de los resultados se puede observar que el SCM híbrido reducirá el retraso de manera efectiva.PALABRAS CLAVE: Memoria de acceso aleatorio (RAM), SCM (Storage Class Memories), Memoria dinámica de acceso aleatorio (DRAM), Memoria no volátil (NVM), W-SCM (Write Storage Class Memories) y R-SCM (Read Storage Class Memories). En este proyecto se implementa el diseño de un sistema seguro de doble comprobación de integridad utilizando memorias de clase de almacenamiento híbrido. Básicamente, los chips integrados son muy complicados para aumentar la densidad del chip y disminuir su tamaño. Así que para superar esta matriz SCM se implementa. El controlador de migración manejará las memorias como la memoria no volátil y la memoria dinámica de acceso aleatorio. El banco del controlador de memoria controlará los datos guardados siguiendo al gestor de NVM y DRAM. Ahora, estos datos guardados se mezclarán utilizando el controlador de doble integridad. En este caso, las operaciones de lectura y escritura se realizan basándose en el W-SCM y el R-SCM. Por último, los datos obtenidos se guardan en el banco de memoria caché. Por lo tanto, a partir de los resultados se puede observar que el SCM híbrido reducirá el retraso de manera efectiva. PALABRAS CLAVE: Memoria de acceso aleatorio (RAM), SCM (Storage Class Memories), Memoria dinámica de acceso aleatorio (DRAM), Memoria no volátil (NVM), W-SCM (Write Storage Class Memories) y R-SCM (Read Storage Class Memories).
Autorenporträt
La Sra. Y. Lavanya completó su B.Tech de Kuppam Engineering College, Kuppam en el año 2007 y completó M.Tech en el año 2013. En la actualidad, trabaja como profesora asociada en el Departamento de ECE, Ramachandra College of Engineering, Eluru. Tiene 12 años de excelente experiencia docente y ha publicado varios artículos de investigación