Analisi comparativa dell'elaborazione sequenziale e concorrente per i galleggianti - Gumber, Karan;Thangjaam, Sharmelee;Talwar, Meenu
23,99 €
inkl. MwSt.

Versandfertig in 6-10 Tagen
  • Broschiertes Buch

Gli addizionatori in virgola mobile sono difficili da implementare su dispositivi riconfigurabili a causa della complessità del loro algoritmo. Il lavoro proposto descrive l'implementazione di un sommatore in virgola mobile con elaborazione sequenziale e concorrente su hardware riconfigurabile. L'implementazione di un sommatore a virgola mobile con elaborazione sequenziale utilizza una minore area del chip, ma con un aumento significativo del ritardo combinazionale e del periodo di clock rispetto all'elaborazione concorrente. L'implementazione dell'addizionatore in virgola mobile con…mehr

Andere Kunden interessierten sich auch für
Produktbeschreibung
Gli addizionatori in virgola mobile sono difficili da implementare su dispositivi riconfigurabili a causa della complessità del loro algoritmo. Il lavoro proposto descrive l'implementazione di un sommatore in virgola mobile con elaborazione sequenziale e concorrente su hardware riconfigurabile. L'implementazione di un sommatore a virgola mobile con elaborazione sequenziale utilizza una minore area del chip, ma con un aumento significativo del ritardo combinazionale e del periodo di clock rispetto all'elaborazione concorrente. L'implementazione dell'addizionatore in virgola mobile con l'elaborazione concorrente su Virtex 4 consuma il 7% dell'area del chip con un ritardo combinazionale di 24,201nsec senza offset e 27,891nsec con offset, mentre l'implementazione dell'addizionatore in virgola mobile su Spartan 2E con l'elaborazione concorrente utilizza 401 slice con un ritardo combinazionale di 56,679nsec e consuma 188 slice. 679nsec e consuma 188908 Kbyte di memoria, mentre l'implementazione dello stesso su Spartan 2E con l'elaborazione sequenziale consuma il 52% dell'area del chip con un ritardo combinazionale di 69,987nsec; ciò implica che la velocità di clock dell'elaborazione concorrente è superiore a quella dell'elaborazione sequenziale, ma anche il consumo di area è maggiore.
Autorenporträt
Karan Gumber ha conseguito la laurea in ingegneria elettronica e delle comunicazioni presso l'UIET, Panjab University sotto la supervisione di Sharmelee Thangjam. Attualmente sta svolgendo il dottorato di ricerca presso l'IIT di Roorkee sotto la supervisione del dottor Meeenaksi Rawat. I suoi attuali interessi di ricerca includono l'elaborazione del segnale per le radio definite dal software e le comunicazioni.