Andere Kunden interessierten sich auch für
![Digitale Transformation im Cloud Computing - Architektur und Herausforderungen]( "Digitale Transformation im Cloud Computing - Architektur und Herausforderungen")
Digitale Transformation im Cloud Computing - Architektur und Herausforderungen68,90 €![VLSI-Architektur für System on Chip (SOC) zur Bildkomprimierung]( "VLSI-Architektur für System on Chip (SOC) zur Bildkomprimierung")
VLSI-Architektur für System on Chip (SOC) zur Bildkomprimierung36,90 €![VLSI-Architektur zur Entfernung von Impulsrauschen in Bildern]( "VLSI-Architektur zur Entfernung von Impulsrauschen in Bildern")
VLSI-Architektur zur Entfernung von Impulsrauschen in Bildern39,90 €![Virtuelle Verschlüsselung]( "Virtuelle Verschlüsselung")
Virtuelle Verschlüsselung39,90 €![Effiziente Rasterung und Segmentierung für Microarray-Bilder]( "Effiziente Rasterung und Segmentierung für Microarray-Bilder")
Effiziente Rasterung und Segmentierung für Microarray-Bilder39,90 €![Verschlüsselung und Sicherung der Qualitätsmerkmale von EKG-Wasserzeichen]( "Verschlüsselung und Sicherung der Qualitätsmerkmale von EKG-Wasserzeichen")
Verschlüsselung und Sicherung der Qualitätsmerkmale von EKG-Wasserzeichen39,90 €![AMBA-AHB-Architektur im VLSI-Design]( "AMBA-AHB-Architektur im VLSI-Design")
AMBA-AHB-Architektur im VLSI-Design39,90 €
In diesem Buch wird ein Null-Overhead-Verschlüsselungs- und Authentifizierungsverfahren für eingebettete Echtzeit-Multimediasysteme vorgestellt. Die parametrisierte Konstruktion des Kompressionsblocks der diskreten Wavelet-Transformation (DWT) wird verwendet, um einen freien Parameter in das Design einzuführen. Dies ermöglicht den Aufbau eines Schlüsselraums für eine leichtgewichtige Multimedia-Verschlüsselung. Die Parametrisierung führt zu rationalen Koeffizienten und damit zu einer effizienten Festkomma-Hardware-Implementierung. Eine Taktgeschwindigkeit von über 240 MHz wurde auf einem Xilinx Virtex 5 FPGA erreicht. Ein Vergleich mit bestehenden Ansätzen wurde durchgeführt, um den hohen Durchsatz und den geringen Hardware-Overhead beim Hinzufügen der Sicherheitsfunktion zur DWT-Architektur aufzuzeigen.Das Projekt wird mit HDL implementiert. Es wird eine Simulation durchgeführt, um die Funktionalität zu verifizieren, und eine Synthese, um die NETLIST zu erhalten. Simulation und Synthese werden mit Xilinx Tools durchgeführt.