Andere Kunden interessierten sich auch für
![Mise en ¿uvre ASIC du multiplicateur de Pezaris dans les architectures FFT DIT]( "Mise en ¿uvre ASIC du multiplicateur de Pezaris dans les architectures FFT DIT")
Mise en ¿uvre ASIC du multiplicateur de Pezaris dans les architectures FFT DIT26,99 €![ASIC-Implementierung des Pezaris-Multiplikators in DIT-FFT-Architekturen]( "ASIC-Implementierung des Pezaris-Multiplikators in DIT-FFT-Architekturen")
ASIC-Implementierung des Pezaris-Multiplikators in DIT-FFT-Architekturen39,90 €![ASIC Implementação do Multiplicador Pezaris em Arquitecturas DIT FFT]( "ASIC Implementação do Multiplicador Pezaris em Arquitecturas DIT FFT")
ASIC Implementação do Multiplicador Pezaris em Arquitecturas DIT FFT26,99 €![ASIC Implementation of Pezaris Multiplier in DIT FFT Architectures]( "ASIC Implementation of Pezaris Multiplier in DIT FFT Architectures")
ASIC Implementation of Pezaris Multiplier in DIT FFT Architectures26,99 €![ASIC-realizaciq umnozhitelq Pezarisa w arhitekturah BPF DIT]( "ASIC-realizaciq umnozhitelq Pezarisa w arhitekturah BPF DIT")
ASIC-realizaciq umnozhitelq Pezarisa w arhitekturah BPF DIT13,99 €![Implementazione dell'algoritmo crittografico nelle reti 4g LTE/SAE]( "Implementazione dell'algoritmo crittografico nelle reti 4g LTE/SAE")
Implementazione dell'algoritmo crittografico nelle reti 4g LTE/SAE36,99 €![Implementazione ASIC di FP-AU a bassa potenza con logica reversibile]( "Implementazione ASIC di FP-AU a bassa potenza con logica reversibile")
Implementazione ASIC di FP-AU a bassa potenza con logica reversibile23,99 €
I moltiplicatori con grandi lunghezze di bit hanno un grande impatto sulle prestazioni dei circuiti digitali in molte applicazioni come la crittografia, l'elaborazione digitale dei segnali e l'elaborazione delle immagini. Le prestazioni di molti problemi di calcolo sono spesso dominate dalla velocità di esecuzione di un'operazione di moltiplicazione. Questo libro offre una breve panoramica di vari moltiplicatori come Baugh Wooley, Pezaris, Array, Booth, moltiplicatori vedici e moltiplicatori basati su compressori. L'obiettivo principale è quello di confrontare i vari tipi di moltiplicatori in termini di consumo energetico, area e ritardo. Questi concetti di moltiplicazione firmata sono implementati in Verilog HDL e realizzati in Cadence RTL Compiler con tecnologia a 180 nm.