Merkzettel Warenkorb
  • Produktbild: Layout Minimization of CMOS Cells
  • Produktbild: Layout Minimization of CMOS Cells
Band 160 - 12%

Layout Minimization of CMOS Cells

Aus der Reihe The Springer International Series in Engineering and Computer Science Band 160
12% sparen

93,99 € UVP 106,99 €

inkl. MwSt, Versandkostenfrei

Lieferung nach Hause

Beschreibung

Details

Einband

Gebundene Ausgabe

Erscheinungsdatum

31.10.1991

Verlag

Springer Us

Seitenzahl

169

Maße (L/B/H)

24,1/16/1,5 cm

Gewicht

453 g

Auflage

Repr. d. Ausg. v. 1991

Sprache

Englisch

ISBN

978-0-7923-9182-1

Beschreibung

Details

Einband

Gebundene Ausgabe

Erscheinungsdatum

31.10.1991

Verlag

Springer Us

Seitenzahl

169

Maße (L/B/H)

24,1/16/1,5 cm

Gewicht

453 g

Auflage

Repr. d. Ausg. v. 1991

Sprache

Englisch

ISBN

978-0-7923-9182-1

Herstelleradresse

Springer-Verlag GmbH
Tiergartenstr. 17
69121 Heidelberg
DE

Email: ProductSafety@springernature.com

Weitere Bände von The Springer International Series in Engineering and Computer Science

Weitere Bände von The Springer International Series in Engineering and Computer Science

Unsere Kundinnen und Kunden meinen

0 Bewertungen

Informationen zu Bewertungen

Zur Abgabe einer Bewertung ist eine Anmeldung im Konto notwendig. Die Authentizität der Bewertungen wird von uns nicht überprüft. Wir behalten uns vor, Bewertungstexte, die unseren Richtlinien widersprechen, entsprechend zu kürzen oder zu löschen.

Verfassen Sie die erste Bewertung zu diesem Artikel

Helfen Sie anderen Kund*innen durch Ihre Meinung

Unsere Kundinnen und Kunden meinen

0 Bewertungen filtern
  • Produktbild: Layout Minimization of CMOS Cells
  • Produktbild: Layout Minimization of CMOS Cells
  • I. Introduction.- 1.1 Problem and Motivation.- 1.2 Layout Styles.- 1.2.1 Semi-Custom Layouts.- 1.2.2 Unstructured Methods.- 1.2.3 Programmable Logic Arrays.- 1.2.4 Gate Matrix Layouts.- 1.2.5 Functional Cells.- 1.3 Functional Cell Optimization.- 1.3.1 Layout Problem.- 1.3.2 Prior Work.- 1.4 Proposed Approach.- 1.4.1 Philosophy.- 1.4.2 Outline of the Book.- II. Functional Cell Layout Methods.- 2.1 Functional Cell Design.- 2.2 Survey of Prior Methods.- 2.2.1 Static Cells.- 2.2.2 Dynamic Cells.- 2.3 Critique of Prior Work.- III. Series-Parallel Cell Width Minimization.- 3.1 Graph Optimization Problems.- 3.2 Theory of Dual Trail Covering.- 3.3 Optimal Trail Covering without Reordering.- 3.4 Optimal Trail Covering with Reordering.- 3.5 Analysis of Complete Class of Practical Cells.- 3.6 Minimum-Width Rows of Cells.- IV. Planar Cell Width Minimization.- 4.1 Nonseries-Parallel Composition.- 4.1.1 Graph Composition.- 4.1.2 Trail Covering.- 4.2 P-TrailTrace Algorithm.- 4.2.1 Description.- 4.2.2 Design Example.- 4.2.3 Optimality.- 4.2.4 Time Complexity.- 4.3 Complete Study of Practical Planar Cells.- V. Single Cell Width and Height Minimization.- 5.1 Layout Problem.- 5.1.1 Constraints and Assumptions.- 5.1.2 Comparison to Other Assumptions.- 5.2 Extension of Series-Parallel Cell Theory.- 5.3 HR-TrailTrace Algorithm.- 5.3.1 Description.- 5.3.2 Design Example.- 5.3.3 Optimality.- 5.3.4 Time Complexity.- 5.4 Complete Study of Practical Cells.- 5.5 Planar Cell Layout.- VI. Cell Array Width and Height Minimization.- 6.1 Layout Problem.- 6.2 HRM-TrailTrace Algorithm.- 6.2.1 Description.- 6.2.2 Design Example.- 6.2.3 Optimality.- 6.2.4 Time Complexity.- 6.3 Experimental Results.- 6.3.1 Commercial Circuits.- 6.3.2 Published Layouts.- VII. Conclusions.- 7.1 Contributions.- 7.2 Practical Applications and Extensions.