Andere Kunden interessierten sich auch für
![IMPLEMENTAÇÃO DE UMA ARQUITECTURA DE NÚCLEO RISC DE 32 BITS DE ELEVADO DESEMPENHO]( "IMPLEMENTAÇÃO DE UMA ARQUITECTURA DE NÚCLEO RISC DE 32 BITS DE ELEVADO DESEMPENHO")
IMPLEMENTAÇÃO DE UMA ARQUITECTURA DE NÚCLEO RISC DE 32 BITS DE ELEVADO DESEMPENHO29,99 €![Uma luz de rua solar de baixo consumo de energia eficiente]( "Uma luz de rua solar de baixo consumo de energia eficiente")
Uma luz de rua solar de baixo consumo de energia eficiente23,99 €![Redes Adhoc sem fio: Uma Abordagem Energética Eficiente]( "Redes Adhoc sem fio: Uma Abordagem Energética Eficiente")
Redes Adhoc sem fio: Uma Abordagem Energética Eficiente50,99 €![Criptografia usando algoritmo baseado no caos]( "Criptografia usando algoritmo baseado no caos")
Criptografia usando algoritmo baseado no caos29,99 €![UNE ARCHITECTURE MATÉRIELLE EFFICACE POUR LE CRYPTAGE MULTIMÉDIA UTILISANT DWT]( "UNE ARCHITECTURE MATÉRIELLE EFFICACE POUR LE CRYPTAGE MULTIMÉDIA UTILISANT DWT")
UNE ARCHITECTURE MATÉRIELLE EFFICACE POUR LE CRYPTAGE MULTIMÉDIA UTILISANT DWT39,99 €![Uma técnica de comunicação sem fios eficiente em termos energéticos para a proibição]( "Uma técnica de comunicação sem fios eficiente em termos energéticos para a proibição")
Uma técnica de comunicação sem fios eficiente em termos energéticos para a proibição26,99 €![Arquitectura VLSI para Remoção de Ruído de Impulso em Imagens]( "Arquitectura VLSI para Remoção de Ruído de Impulso em Imagens")
Arquitectura VLSI para Remoção de Ruído de Impulso em Imagens26,99 €
Este livro introduz um esquema de encriptação e autenticação com cabeça zero para sistemas multimédia incorporados em tempo real. A construção parametrizada do bloco de compressão da Transformada Discreta de Ondas (DWT) é utilizada para introduzir um parâmetro livre na concepção. Permite a construção de um espaço chave para encriptação multimédia leve. A parametrização produz coeficientes racionais que conduzem a uma implementação eficiente de hardware de ponto fixo. Foi alcançada uma velocidade de relógio de mais de 240 MHz num Xilinx Virtex 5 FPGA. A comparação com as abordagens existentes foi realizada para indicar o elevado rendimento e a baixa sobrecarga de hardware na adição da característica de segurança à arquitectura DWT.O projecto será implementado utilizando o HDL. A simulação será feita para verificar a funcionalidade e a síntese será feita para obter a NETLIST. A simulação e a síntese serão feitas utilizando Xilinx Tools.