Produktbild: Verilog

Verilog Modellbildung für Synthese und Verifikation

64,95 €

inkl. gesetzl. MwSt., Versandkostenfrei


Beschreibung

Produktdetails

Einband

Gebundene Ausgabe

Erscheinungsdatum

20.09.2006

Abbildungen

, mit CD-ROM

Verlag

De Gruyter Oldenbourg

Seitenzahl

289

Maße (L/B/H)

24,6/17,5/2,2 cm

Gewicht

694 g

Auflage

1

Sprache

Deutsch

ISBN

978-3-486-58004-4

Beschreibung

Rezension

"Das Buch kann mit gutem Gewissen jedem empfohlen werden, der sich mit Verilog von der praktischen Seite vertraut machen und das Werkzeug anwenden will. " Prof. Dr. Ing. habil. R. Paul, TU Hamburg-Harburg "Die komplizierten Inhalte werden in übersichtlichter Weise gut strukturiert und verständlich dargeboten. Beispiele und Übungen inkl. der Lösungen sind im Buch vorhanden. Didaktisch wertvoll!" Dipl.-Ing Siegfried Rössel "Das Buch ist sowohl als Lehrbuch als auch als Nachschlagewerk geeignet. Die Funktion als Lehrwerk unterstreichen die Aufgabenstellungen an den jeweiligen Kapitelenden einschließlich die Lösungen im Anhang. Das Buch stellt dem Leser gut strukturiert nach und nach die Möglichkeiten der Sprache Verilog vor." Prof. Dr. Ing. K. Schumacher, Universität Dortmund

Produktdetails

Einband

Gebundene Ausgabe

Erscheinungsdatum

20.09.2006

Abbildungen

, mit CD-ROM

Verlag

De Gruyter Oldenbourg

Seitenzahl

289

Maße (L/B/H)

24,6/17,5/2,2 cm

Gewicht

694 g

Auflage

1

Sprache

Deutsch

ISBN

978-3-486-58004-4

Herstelleradresse

de Gruyter Oldenbourg
Genthiner Straße 13
10785 Berlin
DE

Email: productsafety@degruyterbrill.com

Noch keine Bewertungen vorhanden

Verfassen Sie die erste Bewertung zu diesem Artikel

Helfen Sie anderen Kundinnen und Kunden durch Ihre Meinung.

Kundinnen und Kunden meinen

Bewertungen (0)

Weitere Artikel findest du in

  • Produktbild: Verilog
  • - Einführung: Geschichte der Sprache; Was sind HDLs; Vergleich Verilog/VHDL; Normung der Sprache durch IEEE als Verilog 2001 - Designmethoden für digitale Schaltungen; Implementierungstechniken (ASIC, FPGA etc.) - Verilog-Grundlagen: Primitive, Datentypen, Operatoren - Aufbau von Verilog-Modellen - Simulation von Schaltungsmodellen in Verilog, Signalgeneratoren und Testbenches - Strukturelle Modelle und Hierarchien - Verhaltensmodellierung mit Verilog - Zustandsautomaten und Datenpfadmodelle - Designbeispiele - Vergleich Verilog/VHDL - Cosimulation von gemischten Verilog/VHDL-Modellen - Anhänge