Bernhard Hoppe

Verilog

Modellbildung für Synthese und Verifikation

• Broschiertes Buch

Produktbeschreibung

Verilog ist die neben VHDL am weitesten verbreitete Hardware-Beschreibungssprache (HDL) für den Entwurf und die Beschreibung elektronischer Schaltkreise und Systeme. Gegenüber VHDL bietet Verilog vor allem den Vorteil der leichteren Erlernbarkeit, da es auf der im Ingenieurbereich weit verbreiteten Sprache C aufgebaut ist.

Das Buch von Bernhard Hoppe vermittelt alle relevanten Grundlagen und Anwendungsmöglichkeiten von Verilog und ermöglicht so einen schnellen Einstieg und Überblick. Es ist konzipiert als Lehrbuch für Studierende der Elektrotechnik im Hauptstudium, eignet sich aber auch zum Selbststudium für Berufspraktiker und andere Interessierte.

Jedes Kapitel enthält Übungsaufgaben mit Lösungen; dem Buch ist eine CD mit Powerpoint-Folien für den Unterricht, einer Laboranleitung mit Zugang zu der XILINX Studentenversion für den Simulator MODELSIM und Quellcodes beigelegt.

---

Hinweis: Dieser Artikel kann nur an eine deutsche Lieferadresse ausgeliefert werden.

Produktdetails

• Grundlagen der Elektro- und Informationstechnik
• Verlag: Oldenbourg
• Seitenzahl: 304
• Erscheinungstermin: 20. September 2006
• Deutsch
• Abmessung: 246mm x 175mm x 22mm
• Gewicht: 610g
• ISBN-13: 9783486580044
• ISBN-10: 3486580043
• Artikelnr.: 20821315

Autorenporträt

Prof. Dr. Bernhard Hoppe arbeitete von 1986-1989 bei den Siemens Forschungslaboratorien in München und anschließend für vier Jahre am IC-Design-Zentrum der VDO Adolf Schindling. Seit 1993 ist er Professor für Elektrotechnik an der FH Darmstadt und dort seit 2002 Leiter des internationalen Studiengangs "Master of Science in Electrical Engineering".

Inhaltsangabe

- Einführung: Geschichte der Sprache; Was sind HDLs; Vergleich Verilog/VHDL; Normung der Sprache durch IEEE als Verilog 2001 - Designmethoden für digitale Schaltungen; Implementierungstechniken (ASIC, FPGA etc.) - Verilog-Grundlagen: Primitive, Datentypen, Operatoren - Aufbau von Verilog-Modellen - Simulation von Schaltungsmodellen in Verilog, Signalgeneratoren und Testbenches - Strukturelle Modelle und Hierarchien - Verhaltensmodellierung mit Verilog - Zustandsautomaten und Datenpfadmodelle - Designbeispiele - Vergleich Verilog/VHDL - Cosimulation von gemischten Verilog/VHDL-Modellen - Anhänge

Rezensionen

"Das Buch kann mit gutem Gewissen jedem empfohlen werden, der sich mit Verilog von der praktischen Seite vertraut machen und das Werkzeug anwenden will. " Prof. Dr. Ing. habil. R. Paul, TU Hamburg-Harburg "Die komplizierten Inhalte werden in übersichtlichter Weise gut strukturiert und verständlich dargeboten. Beispiele und Übungen inkl. der Lösungen sind im Buch vorhanden. Didaktisch wertvoll!" Dipl.-Ing Siegfried Rössel "Das Buch ist sowohl als Lehrbuch als auch als Nachschlagewerk geeignet. Die Funktion als Lehrwerk unterstreichen die Aufgabenstellungen an den jeweiligen Kapitelenden einschließlich die Lösungen im Anhang. Das Buch stellt dem Leser gut strukturiert nach und nach die Möglichkeiten der Sprache Verilog vor." Prof. Dr. Ing. K. Schumacher, Universität Dortmund