Merkzettel Warenkorb
  • Produktbild: VLSI-SoC: New Technology Enabler
  • Produktbild: VLSI-SoC: New Technology Enabler
Band 586

VLSI-SoC: New Technology Enabler 27th IFIP WG 10.5/IEEE International Conference on Very Large Scale Integration, VLSI-SoC 2019, Cusco, Peru, October 6–9, 2019, Revised and Extended Selected Papers

Aus der Reihe IFIP Advances in Information and Communication Technology

49,99 €

inkl. MwSt, Versandkostenfrei

Lieferung nach Hause

Beschreibung

Details

Einband

Taschenbuch

Erscheinungsdatum

24.07.2021

Herausgeber

Carolina Metzler + weitere

Verlag

Springer

Seitenzahl

345

Maße (L/B/H)

23,5/15,5/2 cm

Gewicht

552 g

Auflage

1st ed. 2020

Sprache

Englisch

ISBN

978-3-030-53275-8

Beschreibung

Details

Einband

Taschenbuch

Erscheinungsdatum

24.07.2021

Herausgeber

Verlag

Springer

Seitenzahl

345

Maße (L/B/H)

23,5/15,5/2 cm

Gewicht

552 g

Auflage

1st ed. 2020

Sprache

Englisch

ISBN

978-3-030-53275-8

Herstelleradresse

Springer-Verlag GmbH
Tiergartenstr. 17
69121 Heidelberg
DE

Email: ProductSafety@springernature.com

Weitere Bände von IFIP Advances in Information and Communication Technology

Weitere Bände von IFIP Advances in Information and Communication Technology

Unsere Kundinnen und Kunden meinen

0 Bewertungen

Informationen zu Bewertungen

Zur Abgabe einer Bewertung ist eine Anmeldung im Konto notwendig. Die Authentizität der Bewertungen wird von uns nicht überprüft. Wir behalten uns vor, Bewertungstexte, die unseren Richtlinien widersprechen, entsprechend zu kürzen oder zu löschen.

Verfassen Sie die erste Bewertung zu diesem Artikel

Helfen Sie anderen Kund*innen durch Ihre Meinung

Unsere Kundinnen und Kunden meinen

0 Bewertungen filtern
  • Produktbild: VLSI-SoC: New Technology Enabler
  • Produktbild: VLSI-SoC: New Technology Enabler
  • Software-Based Self-Test for Delay Faults.- On Test Generation for Microprocessors for Extended Class of Functional Faults.- Robust FinFET Schmitt Trigger Designs for Low Power Applications.- An Improved Technique for Logic Gate Susceptibility Evaluation of Single Event Transient Faults.- Process Variability Impact on the SET Response of FinFET Multi-level Design.- Efficient Soft Error Vulnerability Analysis Using Non-Intrusive Fault Injection Techniques.- A Statistical Wafer Scale Error and Redundancy Analysis Simulator.- Hardware-enabled Secure Firmware Updates in Embedded Systems.- Reliability Enhanced Digital Low-Dropout Regulator with Improved Transient Performance.- Security Aspects of Real-time MPSoCs: The Flaws and Opportunities of Preemptive NoCs.- Offset-Compensation Systems for Multi-Gbit/s Optical Receivers.- Accelerating Inference on Binary Neural Networks with Digital RRAM Processing.- Semi- and Fully-Random Access LUTs for Smooth Functions.- A Predictive Process Design Kit for Three-Independent-Gate Field-Effect Transistors.- Exploiting Heterogeneous Mobile Architectures through a Unified Runtime Framework.